| 发明名称 | 改善互连叠层中局部气隙形成的控制 | ||
| 摘要 | 本发明涉及一种用于制作集成电路器件的互连叠层的方法。在一个或更多互连层面上的互连叠层中制作气隙。所述方法包括在下部蚀刻阻挡层(236)和上部中间互连层面(224)的顶部上的上部蚀刻阻挡层(211)之间形成局部蚀刻通路(216，218)。与现有技术的器件相比，消除了在所述上部中间互连层面上的介电常数的横向不一致性。由于在已完成的互连叠层中，仅在(之前的)蚀刻通路处发生介电常数的局部变化，所述蚀刻通路或者因为空腔的存在是可见的，或者由于之后被下一个层间电介质层的电介质材料填充而几乎不可见。本发明的集成电路器件完全避免了铜从金属互连线部分渗透进入相邻层间或金属间的电介质层。 | ||
| 申请公布号 | CN101454891A | 申请公布日期 | 2009.06.10 |
| 申请号 | CN200780019990.1 | 申请日期 | 2007.03.21 |
| 申请人 | 皇家飞利浦电子股份有限公司;原子能委员会 | 发明人 | 劳伦·高塞特;让·雷蒙德·雅克·马里·蓬查特兰;弗雷德里克-格扎维埃·加亚尔 |
| 分类号 | H01L21/768(2006.01)I | 主分类号 | H01L21/768(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 朱进桂 |
| 主权项 | 1. 一种集成电路器件(201)，包含衬底上的互连叠层(200)，该互连叠层包括：多个互连层面，包含距衬底参考表面最小距离的底部互连层面(256)和距该参考表面最大距离的顶部互连层面(283)，金属互连线部分(202，204)，平行于参考衬底表面并且在各自的互连层面上的金属间的电介质层部分(220)之间延伸，上部蚀刻阻挡层(211)，设置在顶部互连层面(283)下方的上部中间互连层面(224)上，并且对于侵蚀金属间的电介质层部分的选择性蚀刻剂是不可渗透的，以及下部蚀刻阻挡层(236)，设置在上部中间互连层面(224)下方，并且对于所述选择性蚀刻剂是不可渗透的，其中上部和下部蚀刻阻挡层(211，236)各自包含由横向蚀刻阻挡衬里(246.1，246.2)限定的至少一个蚀刻开口(212，214，238，240)，所述横向蚀刻阻挡衬里(246.1，246.2)从上部蚀刻阻挡层(211)中的蚀刻开口(212)延伸至下部蚀刻阻挡层(236)中的蚀刻开口(238)，并且对于所述选择性蚀刻剂是不可渗透的，并且其中在一个或更多个互连层面(232)上存在着气隙(248，250，252)，所述气隙(248，250，252)设置在下部蚀刻阻挡层(236)下方。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||