发明名称 具有超结结构的半导体器件及其制造方法
摘要 一种半导体器件包括:中心区域(12);周边区域(14,26a,26b);和半导体层(26),它包括多对具有第一杂质量的第一区域(25、25a、25b)和具有第二杂质量的第二区域(27、27a、27b)。第一和第二区域(25、25a、25b、27、27a、27b)在平面内交替排列。周边区域(14、26a、26b)包括最外周边对以及最内周边对(25a、25b、27a、27b)。最外周边对(25b、27b)在第二杂质量和第一杂质量之间具有差值(126b),该差值(126b)小于周边区域(14、26a、26b)中的最大差值(126a)。最内周边对(25a、27a)在第二杂质量和第一杂质量之间具有差值(126a),该差值(126a)大于中心区域(12)中的差值(112)。
申请公布号 CN100487915C 申请公布日期 2009.05.13
申请号 CN200510099425.3 申请日期 2005.08.31
申请人 株式会社电装 发明人 山口仁;牧野友厚;服部佳晋;冈田京子
分类号 H01L29/78(2006.01)I;H01L21/336(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 永新专利商标代理有限公司 代理人 王 英
主权项 1、一种半导体器件,包括:中心区域(12),其中设置半导体开关器件;包围所述中心区域(12)的周边区域(14、26a、26b);以及半导体层(26),包括多对第一导电类型柱(25、25a、25b)和第二导电类型柱(27、27a、27b),其中所述半导体层(26)从所述中心区域(12)设置到所述周边区域(14、26a、26b),所述第一和第二导电类型柱(25、25a、25b、27、27a、27b)在所述器件的厚度方向上延伸,所述第一和第二导电类型柱(25、25a、25b、27、27a、27b)在垂直于所述器件厚度方向的平面内交替排列,所述第一导电类型柱(25、25a、25b)包括第一杂质量,并且第二导电类型柱(27、27a、27b)包括第二杂质量,所述周边区域(14、26a、26b)包括所述第一和第二导电类型柱(25b、27b)的最外周边对以及所述第一和第二导电类型柱(25a、27a)的最内周边对,紧临所述中心区域(12)设置所述最内周边对,所述最外周边对设置在所述周边区域(14、26a、26b)的最外侧,所述最外周边对在所述第二导电类型柱(27b)的所述第二杂质量和所述第一导电类型柱(25b)的所述第一杂质量之间具有差值(126b),该差值(126b)小于所述周边区域(14、26a、26b)中的另一对所述第一和第二导电类型柱(25a、27a)的所述第二杂质量和所述第一杂质量之间的最大差值(126a),以及所述最内周边对在所述第二导电类型柱(27a)的所述第二杂质量和所述第一导电类型柱(25a)的所述第一杂质量之间具有差值(126a),该差值(126a)大于所述中心区域(12)中的一对所述第一和第二导电类型柱(25、27)的所述第二杂质量和所述第一杂质量之间的差值(112)。
地址 日本爱知县