码分多址系统中用于降低接收干扰的装置

摘要

本发明提供一种码分多址系统中用于降低接收干扰的装置，根据信号序列中干扰信号的分布信息，设置权值序列，通过对信号序列，或者本地码序列进行加权处理，计算相关结果，并对该相关结果进行归一化处理。本发明提供的码分多址系统中用于降低接收干扰的装置，简单，易于实现，充分利用了接收信号的码序列中的干扰分布信息，和对相关计算进行加权的权值的灵活设置，达到了降低接收干扰的目的。

主权项

1.一种码分多址系统中用于降低接收干扰的装置，其特征在于，该装置包括：信号序列模块，接收及存储接收到的信号序列C，并按时序将C中元素输出；串联移位寄存器模块，接收来自信号序列模块的信号序列C中的元素；权值序列生成模块，生成权值序列W，并对应于信号序列C在串联移位寄存器模块中存储的部分，按时序将当前计算所使用的权值序列中的部分元素，即Wi或Wi-q，并行输出，其中，Wi表示权值序列第i个数值，q表示相关延迟；本地码序列生成模块，生成本地码序列E，并将E并行输出；相应数量的第一乘法器，数量为min(q+L，G)～max(1，1+q)，计算出权值序列生成模块输出的部分元素Wi或Wi-q，与信号序列C当前存放在串联移位寄存器模块中的各相应元素的乘积，其中，L表示本地码序列的长度，G表示被解扩的信号的长度；相应数量的第二乘法器，数量为min(q+L，G)～max(1，1+q)，将上述乘积与生成的本地码序列E中各相应元素相乘后输出；第一求和模块，接收来自相应数量的第二乘法器的数据，进行求和后输出；加权相关值序列模块，接收来自第一求和模块的数据，保存为序列R；第二求和模块，接收来自权值序列生成模块输出的部分元素Wi或Wi-q，进行求和后输出；权值和序列模块，接收来自第二求和模块的数据，保存为序列Y；最大值搜索模块，其输入端与加权相关值序列模块相连，输出端与权值和序列模块相连，并输出路径搜索结果；归一化模块，其输入端与最大值搜索模块相连，输出端输出相关结果；权值和序列模块与归一化模块相连，并向其输出归一化所需权值之和；上层配置模块，分别连接最大值搜索模块和归一化模块。