发明名称 在半导体装置上形成电容器之储存节点的方法
摘要 提供一种在半导体装置上形成电容器之储存节点的方法。此方法包括下述步骤:在半加工(semi-finished)之基板上形成中间层之绝缘层(inter-layer insulation layer);蚀刻中间层之绝缘层以形成多数之第1接点孔(contact holes);在每个第1接点孔之侧壁上形成第1绝缘层;形成充填于前述多数第1接点孔内之多数储存节点接点柱塞(contact plugs);藉与第1绝缘层者不同之蚀刻率(etch rate)在储存节点接点柱塞上形成第2绝缘层;在第2绝缘层上形成第3绝缘层;顺序地蚀刻第3绝缘层及第2绝缘层以形成露出储存节点接点柱塞之多数第2接点孔;及在每个第2接点孔处形成储存节点(storage node)。
申请公布号 TWI281231 申请公布日期 2007.05.11
申请号 TW094119760 申请日期 2005.06.15
申请人 海力士半导体股份有限公司 发明人 宣俊劦;李圣权;赵诚允
分类号 H01L21/8242(2006.01) 主分类号 H01L21/8242(2006.01)
代理机构 代理人 何金涂 台北市大安区敦化南路2段77号8楼;林荣琳 台北市大安区敦化南路2段77号8楼
主权项 1.一种在半导体装置上形成电容器之储存节点之 方法,其至少包括下述步骤: 在基板上形成中间层之绝缘层; 蚀刻中间层之绝缘层以形成多数之第1接点孔; 在第1接点孔之侧壁上形成第1绝缘层; 形成充填于上述多数第1接点孔内之多数储存节点 接点柱塞; 在储存节点接点柱塞上以与第1绝缘层者不同之蚀 刻率形成第2绝缘层; 在第2绝缘层上形成第3绝缘层; 顺序地蚀刻第3绝缘层及第2绝缘层以形成露出储 存节点接点柱塞之多数第2接点孔;及 在每个第2接点孔上形成储存节点。 2.如申请专利范围第1项之方法,其中第1绝缘层系 从包含氧化铝(Al2O3)层、电浆增强四乙基矽(PE-TEOS) 氧化物层、原子层沈积(atomic layer deposition:ALD)氧 化物层、及氧化钽(Ta2O5)层之群中选出之一者。 3.如申请专利范围第1项之方法,其中第2绝缘层系 从包含电浆加强化学蒸气沈积法(PE-CVD)氮化物层 、ALD氮化物层及低压(LP)氮化物层之群中选出之一 者。 4.如申请专利范围第1项之方法,其中第3绝缘层系 由与用于中间层之绝缘层形成相同之材料形成之 单层或堆叠层之一。 5.如申请专利范围第1项之方法,其中第3绝缘层系 为从包含PE-TEOS氧化物、LP-TEOS氧化物、磷矽酸盐 玻璃(PSG)氧化物、磷硼矽酸盐玻璃(BPSG)氧化物、 及ALD氧化物之群中选出之材料所形成之单层或堆 叠层之一。 6.如申请专利范围第1项之方法,其中第3绝缘层系 藉从包含C4F6、C5F8及C3F8之群中选出之气体做为主 蚀刻气体及从包含Ar、He、Xe及O2之群中选出之另 外气体做为补充气体而被蚀刻。 7.如申请专利范围第1项之方法,其中第2绝缘层系 从藉CHF3之气体做为主蚀刻气体及从包含O2、Ar、CF 4及其等之组合之群中选出之另外气体做为补充气 体而被蚀刻。 8.如申请专利范围第1项之方法,其中另包含下述步 骤:在形成第2接点孔之前,在第3绝缘层上形成硬遮 罩层并图案化此硬遮罩层。 9.如申请专利范围第8项之方法,其中硬遮罩层系从 包含掺杂聚矽、无掺杂聚矽、氮化矽、钨及其等 之组合之群中选出之材料所形成。 10.如申请专利范围第9项之方法,其中硬遮罩层之 厚度约为500至5,000。 11.一种在半导体装置上形成电容器之储存节点之 方法,其至少包括下述步骤: 在基板上顺序地形成具有不同蚀刻率之第1绝缘层 及第2绝缘层; 形成贯穿第1及第2绝缘层之多数第1接点孔; 在前述多数之第1接点孔之侧壁上以与第2绝缘层 者相同之蚀刻率形成间隔物; 形成充填于前述多数第1接点孔内之多数储存节点 接点柱塞; 在前述多数之储存节点接点柱塞上以与第2绝缘层 者相同之蚀刻率形成蚀刻阻止层; 在蚀刻阻止层上形成牺牲性氧化物层; 顺序地蚀刻牺牲性氧化物层及蚀刻阻止层以形成 露出前述储存节点接点柱塞之多数之第2接点孔; 及 在每个第2接点孔上形成储存节点。 12.如申请专利范围第11项之方法,其中第2绝缘层系 由氮化物形成。 13.如申请专利范围第11项之方法,其中第1绝缘层系 由氧化物形成。 14.一种在半导体装置上形成电容器之储存节点之 方法,其至少包括下述步骤: 在基板上形成第1绝缘层; 形成贯穿第1绝缘层之多数第1接点孔; 在前述多数之第1接点孔之侧壁上以与第1绝缘层 者不同之蚀刻率形成间隔物; 形成充填于前述多数之第1接点孔内之多数之储存 节点接点柱塞; 在前述多数之储存节点接点柱塞上以与间隔物者 相同之蚀刻率形成蚀刻阻止层; 在蚀刻阻止层上形成牺牲性之氮化物层; 根据氧化物蚀刻流程之蚀刻秘诀顺序地蚀刻牺牲 性氧化物层及蚀刻阻止层,藉此形成露出前述多数 之储存节点接点柱塞之多数第2接点孔;及 在各个第2接点孔上形成储存节点。 15.如申请专利范围第14项之方法,其中第1绝缘层系 由氧化物形成。 16.如申请专利范围第14项之方法,其中间隔物系由 氮化物形成。 17.一种在半导体装置上形成电容器之储存节点之 方法,其至少包括下述步骤: 在基板上形成第1绝缘层; 形成贯穿第1绝缘层之多数第1接点孔; 在前述多数之第1接点孔之侧壁上以与第1绝缘层 者不同之蚀刻率形成间隔物; 形成充填于前述多数之第1接点孔内之多数之储存 节点接点柱塞,柱塞之高度系大于间隔物之高度; 在储存节点接点柱塞上以与第1绝缘层者相同之蚀 刻率形成第2绝缘层; 平坦化第2绝缘层使与储存节点接点柱塞齐平; 在前述多数之储存节点接点柱塞上以与间隔物者 相同之蚀刻率形成蚀刻阻止层; 在蚀刻阻止层上形成牺牲性氧化物层; 执行对储存节点接点柱塞提供间隔物之低蚀刻选 择性之蚀刻流程,俾形成露出储存节点接点柱塞之 多数第2接点孔;及 在各个第2接点孔上形成储存节点。 18.如申请专利范围第17项之方法,其中第1绝缘层系 由氧化物形成。 19.如申请专利范围第17项之方法,其中间隔物系由 氮化物形成。 20.一种在半导体装置上形成电容器之储存节点之 方法,其至少包括下述步骤: 在基板上形成中间层之绝缘层; 蚀刻中间层之绝缘层以形成多数第1接点孔; 在前述多数之第1接点孔之侧壁上形成间隔物; 形成充填于前述多数之第1接点孔内之储存节点接 点柱塞; 在前述之多数储存节点接点柱塞上形成蚀刻阻止 层; 在蚀刻阻止层上形成绝缘层; 蚀刻绝缘层及蚀刻阻止层以形成露出储存节点接 点柱塞之多数之第2接点孔; 藉在中间层之绝缘层和间隔物间使用不同之蚀刻 选择性以选择性地凹陷经第2接点孔露出之中间层 之绝缘层之既定部分;及 在各个第2接点孔上形成储存节点。 21.如申请专利范围第20项之方法,其中如果中间层 之绝缘层及间隔物系分别以氧化物及氮化物为主 时则采利用C4F6/C3F8/O2/Ar之混合气体之高密度电浆 法以凹陷中间层之绝缘层之既定部分。 22.如申请专利范围第21项之方法,其中C4F6/C3F8/O2/Ar 之混合气体,如果设定Ar之比例约为100%时则剩余之 每种气体之比例系设定为约4%至10%。 23.如申请专利范围第21项之方法,其中高密度电浆 法系在供给约1,000W至约2,000W之电源功率及约1,500W 至约2,600W之偏压功率,在压力约为15mtorr至20mtorr之 范围下执行。 24.如申请专利范围第20项之方法,其中选择性凹陷 中间层之绝缘层之既定部分之步骤系采使用C2F6/O2 之混合气体之高密度电浆法。 25.如申请专利范围第24项之方法,其中C2F6/O2之混合 气体,C2F6气体之流量比系设定在约100sccm,而O2气体 之流量比之范围系约为1sccm至4sccm。 26.如申请专利范围第24项之方法,其中高密度电浆 法系供给约300W至约500W之电源功率及约200W至400W之 偏压功率,在约1mtorr至约10mtorr之压力范围下执行 。 图式简单说明: 第1A图至第1C图系为表示在半导体装置上形成电容 器之储存节点之传统方法之断面图; 第2A图至第2E图系为表示依本发明之第1实施例之 在半导体装置上形成电容器之储存节点之方法之 断面图; 第3A图至第3G图系为表示依本发明之第2实施例之 在半导体装置上形成电容器之储存节点之方法之 断面图; 第4A图至第4G图系为表示依本发明之第3实施例之 在半导体装置上形成电容器之储存节点之方法之 断面图; 第5A图至第5D图系为表示依本发明之第4实施例之 在半导体装置上形成电容器之储存节点之方法之 断面图; 第6A图至第6B图系为表示依本发明之第5实施例之 在半导体装置上形成电容器之储存节点之方法之 断面图。
地址 韩国