| 主权项 |
1.一种消除动态随机处理记忆体之短路静止电流 之电路,包括: 一区块侦测电路,包括一熔线、第一逻辑电路及第 二逻辑电路,当侦测到该动态随机处理记忆体之位 元线和字元线间短路时则致能一短路控制信号;以 及 一字元线驱动电路,连接至该区块侦测电路,当该 短路控制信号被致能时,则在静止模式时将发生短 路之字元线电压设定为等于位元线之电压。 2.如申请专利范围第1项之消除动态随机处理记忆 体之短路静止电流之电路,其中该区块侦测电路为 一解码器电路。 3.如申请专利范围第1项之消除动态随机处理记忆 体之短路静止电流之电路,其中该字元线驱动电路 为一反相器。 4.如申请专利范围第1项之消除动态随机处理记忆 体之短路静止电流之电路,其中该字元线驱动电路 包括复数个位于行列之备份反相器。 5.一种消除动态随机处理记忆体之短路静止电流 之电路,包括复数个字元线、复数个互补之位元线 、复数个预充电等化电路及复数个字元线驱动电 路,其特征在于该复数个字元线驱动电路可侦测位 元线和字元线间是否短路,而在静止模式时将发生 短路之字元线电压设定为等于位元线之电压,藉此 以消除因该位元线和该字元线间短路所造成之静 止电流。 6.如申请专利范围第5项之消除动态随机处理记忆 体之短路静止电流之电路,其中该复数个字元线驱 动电路为反相器电路。 7.如申请专利范围第5项之消除动态随机处理记忆 体之短路静止电流之电路,其中各该复数个字元线 驱动电路包括一区块侦测电路,用于侦测位元线和 字元线间是否发生短路。 图式简单说明: 图1系一习知消除动态随机处理记忆体之短路静止 电流之电路; 图2(a)系一习知字元线驱动电路; 图2(b)系图1和图2(a)之工作时序图; 图3(a)系本发明之字元线驱动电路之一实施例; 图3(b)系本发明之位元线和字元线没有短路时之工 作时序图; 图3(c)系本发明之位元线和字元线短路时之工作时 序图; 图4(a)系图3(a)之字元线驱动电路之一实施例; 图4(b)系图4(a)之字元线驱动电路之时序图; 图5(a)系图4(a)之反相器之一实施例; 图5(b)系图5(a)之相对应之时序图; 图6(a)系图4(a)之第一逻辑电路之一实施例; 图6(b)系图6(a)相对应之时序图;及 图7系图4(a)之第二逻辑电路之一实施例。 |
