| 主权项 |
1.一种引脚共用系统(pin sharing system),用以将一ATA 装置与一写出写入装置(I/O device)间之复数个引脚 中一共用引脚与一周边装置共用,该系统包含: 一周边控制单元,用以接收该周边装置所需之一引 脚要求讯号,并根据一排序原则,排定该周边装置 中复数个模组之一优先顺序(priority)并进而产生一 优先顺序信号; 一ATA控制单元,用以接收该ATA装置运用该等引脚所 传送之信号,进而判断该共用引脚之使用状态,而 产生一ATA状态信号;以及 一写出写入控制器,用以根据该ATA状态信号、该引 脚要求信号以及该优先顺序信号,控制该共用引脚 由该周边装置使用之一使用时间。 2.如申请专利范围第1项所述之系统,其中该共用引 脚系一装置资料引脚(Device Data pin, DD pin),用以与 该写出写入装置进行资料传输。 3.如申请专利范围第1项所述之系统,其中该等引脚 包含一装置位址引脚(Device Address pin, DA pin),用以 与该周边装置共用,用以与该写出写入装置进行位 址传输。 4.如申请专利范围第1项所述之系统,其中该共用引 脚进一步系与复数个周边装置共用。 5.如申请专利范围第4项所述之系统,其中该周边控 制单元系同时接收该等周边装置所需之复数个次 引脚要求讯号,而合成该引脚要求信号,并根据该 优先顺序,排定该等周边装置之一装置优先顺序( priority)并进而产生一装置优先顺序信号。 6.一种引脚共用方法(pin sharing method),用以将一ATA 装置与一写出写入装置(I/O device)间之复数个引脚 中一共用引脚与一周边装置共用,该方法包含: 接收该周边装置所需之一引脚要求讯号; 根据一排序原则,排定该周边装置中复数个模组之 一优先顺序(priority)并进而产生一优先顺序信号; 接收该ATA装置运用该等引脚所传送之信号,进而判 断该共用引脚之使用状态,而产生一ATA状态信号; 以及 根据该ATA状态信号、该引脚要求信号以及该优先 顺序信号,控制该共用引脚由该周边装置使用之一 使用时间。 7.如申请专利范围第6项所述之方法,其中该共用引 脚系一装置资料引脚(Device Data pin, DD pin),用以与 该写出写入装置进行资料传输。 8.如申请专利范围第6项所述之方法,其中该等引脚 包含一装置位址引脚(Device Address pin, DA pin),用以 与该周边装置共用,用以与该写出写入装置进行位 址传输。 9.如申请专利范围第6项所述之方法,其中该共用引 脚进一步系与复数个周边装置共用。 10.如申请专利范围第9项所述之方法,进一步包含 下列步骤: 同时接收该等周边装置所需之复数个次引脚要求 讯号,而合成该引脚要求信号;以及 根据该优先顺序,排定该等周边装置之一装置优先 顺序(priority)并进而产生一装置优先顺序信号。 图式简单说明: 图一为本发明之引脚共用系统之方块图。 图二为本发明另一实施例之引脚共用系统之方块 图。 图三为本发明另一实施例之引脚共用系统之方块 图。 图四为本发明图一至图三实施例之系统架构与信 号引脚图。 图五为本发明引脚共用方法之流程图。 图六为本发明引脚共用方法于登记资料传输/编程 输出入资料送入时(Register/PIO data-in transfer)之时序 图。 图七为本发明引脚共用方法于登记资料传输/编程 输出入资料送出时(Register/PIO data-out transfer)之时 序图。 图八为本发明引脚共用方法于多字直接记忆体触 取资料送出传输(Multiword DMA data-out transfer)实施例 之时序图。 图九为本发明引脚共用方法于多字直接记忆体触 取资料送出传输(Multiword DMA data-out transfer)另一实 施例时之时序图。 图十为本发明引脚共用方法于超高速直接记忆体 触取资料送出传输(Ultra DMA data-out)实施例之时序 图。 图十一为本发明引脚共用方法于超高速直接记忆 体触取资料送出传输(Ultra DMA data-out)另一实施例 之时序图。 图十二为ATA控制单元执行引脚共用之处理流程图 。 |
