| 主权项 |
1.一种记忆胞的制造方法,包括: 形成一下电极于一基底上,该下电极具有一第一尺 寸与一第二尺寸; 覆盖该下电极之一第一区域并暴露出该下电极之 一第二区域,这样该第二区域具有一宽度等于该第 一尺寸与一暴露长度小于或等于该第二尺寸;以及 放置一相变材料于该下电极的该第二区域上,藉以 形成一接触于该相变材料与该下电极之间,该接触 具有一面积等于该宽度与该暴露长度的一乘积。 2.如申请专利范围第1项所述之记忆胞的制造方法, 其中放置一相变材料包括放置一硫硒碲玻璃材料 。 3.如申请专利范围第1项所述之记忆胞的制造方法, 进一步包括: 施加一非晶态电流脉冲到该记忆胞,这样该相变记 忆体构件的一温度会升高到一第一温度之上,且这 样该硫硒碲玻璃材料的该温度会维持在小于用于 一第一时间区间的该第一温度之一第二温度之上; 以及 利用供应一结晶态电流脉冲到该记忆胞以设定该 记忆胞,这样该相变记忆体构件的该温度会上升到 高于该第二温度之一温度,且这样该相变记忆体构 件的该温度会保留在该第二温度之上至少一第二 时间区间,该第二时间区间的期间会比该第一时间 区间的期间要长。 4.如申请专利范围第3项所述之记忆胞的制造方法, 其中: 在施加一非晶态电流脉冲到该记忆胞期间,在小于 该第二时间区间的一第三时间区间期间,该相变记 忆体构件的该温度会由该第一温度掉到该第二温 度;以及 在设定该记忆胞期间,该相变记忆体构件的该温度 不会超过该第一温度。 5.如申请专利范围第2项所述之记忆胞的制造方法, 进一步包括: 提供一自我对准位元线于该基底中; 形成一隔离元件于该位元线上;以及 形成一金属矽化物于该隔离元件上,该金属矽化物 会与该下电极有接触。 6.如申请专利范围第5项所述之记忆胞的制造方法, 其中形成一隔离元件包括形成一PN二极体。 7.如申请专利范围第1项所述之记忆胞的制造方法, 其中形成该下电极包括放置一导电材料层于该基 底上。 8.如申请专利范围第7项所述之记忆胞的制造方法, 其中放置一导电材料层包括 沈积具有一下水平区域、一垂直区域、与一上水 平区域的一导电材料层;以及 移除该上水平区域以暴露出在该垂直区域的一截 面上的一表面。 9.如申请专利范围第8项所述之记忆胞的制造方法, 放置一相变材料于该下电极的该第二区域上包括: 放置一间隙壁材料于该表面上; 移除该间隙壁材料之一部分以形成间隙壁,并暴露 出该第二部分;以及 沈积一相变材料层于该些间隙壁与该第二区域上 。 10.如申请专利范围第9项所述之记忆胞的制造方法 ,放置一间隙壁材料包括放置氮化矽。 11.如申请专利范围第8项所述之记忆胞的制造方法 ,其中沈积一导电材料层包括沈积多晶矽。 12.如申请专利范围第8项所述之记忆胞的制造方法 ,其中沈积一导电材料层包括沈积金属。 13.如申请专利范围第8项所述之记忆胞的制造方法 ,进一步包括形成一字元线于该相变材料上。 14.一种半导体单元,系用如申请专利范围第2项所 述之记忆胞的制造方法制成。 15.一种半导体单元,系用如申请专利范围第9项所 述之记忆胞的制造方法制成。 16.一种半导体单元,系用如申请专利范围第13项所 述之记忆胞的制造方法制成。 17.一种记忆胞,包括: 一位元线,放置在一基底中; 一隔离元件,形成于该位元线之上并与其接触; 一下电极,形成于该隔离元件上,该下电极具有一 宽度与一暴露长度;以及 一相变材料,放置于该下电极之上,这样该下电极 与该相变材料之间的一接触之一截面积会等于该 宽度与该暴露长度的一乘积。 18.如申请专利范围第17项所述之记忆胞,进一步包 括一金属矽化物。 19.如申请专利范围第17项所述之记忆胞,其中该相 变材料系用硫硒碲玻璃材料形成。 20.如申请专利范围第19项所述之记忆胞,进一步包 括一金属矽化物层放置于该隔离元件与该硫硒碲 玻璃材料之间。 21.如申请专利范围第20项所述之记忆胞,其中该隔 离元件为一二极体。 22.一种记忆胞阵列,包括位元线放置在一参考方向 中,字元线放置在不同于该参考方向的一方向中, 以及记忆胞位于该些位元线与该些字元线的交叉 处,每一记忆胞包括: 一下电极,具有一宽度与一暴露长度,该下电极会 放置在该些字元线之一与该些位元线之间的该些 交叉处之一;以及 一相变材料,放置在该下电极上,这样在该下电极 与该相变材料之间的一接触会有一截面积等于该 宽度与该暴露长度之一乘积。 23.如申请专利范围第22项所述之记忆胞阵列,其中 每一相变材料包括一硫硒碲玻璃材料。 24.如申请专利范围第23项所述之记忆胞阵列,其中 每一记忆胞进一步包括一隔离元件接触该位元线 与一金属矽化物层接触该隔离元件。 25.如申请专利范围第24项所述之记忆胞阵列,其中 每一下电极包括: 一水平区域接触该金属矽化物层;以及 一垂直区域接触该硫硒碲玻璃材料。 26.一种记忆胞的操作方法,包括: 透过施加一非晶态电流脉冲于该记忆胞上来重设 定该记忆胞,这样在该记忆胞中的一相变记忆体构 件的一温度会升高到一第一温度之上,且这样该相 变记忆体构件的该温度会维持在低于于一第一时 间区间的该第一温度的一第二温度之上;以及 透过施加一结晶态电流脉冲于该记忆胞以设定该 记忆胞,这样该相变记忆体构件的该温度会升高到 高于该第二温度之一温度,且这样该相变记忆体构 件的该温度会维持在该第二温度之上至少一第二 时间区间,该第二时间区间的期间会比该第一时间 区间的期间要长。 27.如申请专利范围第26项所述之记忆体之操作方 法,其中在设定该记忆胞期间,该相变记忆体构件 的温度不会超过该第一温度。 28.如申请专利范围第26项所述之记忆体之操作方 法,其中在重设该记忆胞期间,在小于该第二时间 区间的一第三时间区间中,该相变记忆体构件的该 温度会由该第一温度掉到该第二温度。 图式简单说明: 图1系为一实施例的一种相变记忆胞的局部简示图 。 图2-6为根据本发明的一种相变记忆胞的制造方法 之前段步骤的结果剖面图。 图7-12为根据本发明形成下电极的剖面图。 图13为在图12的结构上沈积绝缘材料层的结果剖面 图。 图14为沿着图13的线段14-14'的剖面图,显示字元线 图案化的效果。 图15-16为图14的结构HDP氧化物填充以及进行CMP以后 的剖面图。 图17为图16的结构移除氧化物以后之剖面图。 图18-19为说明在图17结构形成氮化矽间隙壁的剖面 图。 图20-21为图19的结构沈积相变化材料以及形成字元 线以形成至少一记忆胞的剖面图。 图22为沿着图21的线段22-22'说明记忆胞另一面的剖 面图。 图23为设定与在设定相变记忆体的温度曲线图。 |
