| 发明名称 | 附加寄存器减少超高速缓存再充填期间的CPU空闲周期 | ||
| 摘要 | CPU具有用于在指令控制下在数据上操作的执行单元。高速缓存与缓冲寄存器并联耦合在执行单元的输入端上。在高速缓存已完成再充填进程时，缓冲寄存器将诸如数据或指令等信息项供给执行单元。 | ||
| 申请公布号 | CN1133932C | 申请公布日期 | 2004.01.07 |
| 申请号 | CN98804158.8 | 申请日期 | 1998.10.05 |
| 申请人 | 皇家菲利浦电子有限公司 | 发明人 | S·斯莫维奇;B·埃尔特曼 |
| 分类号 | G06F12/08;G06F9/30;G06F13/00 | 主分类号 | G06F12/08 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 栾本生;王忠忠 |
| 主权项 | 1.一种包含CPU的电子电路，具有：-用于接收信息项的输入端(110)；-用于处理信息项的执行单元(112)；-在输入端与执行单元之间的高速缓存(114或116)；-在输入端与执行单元之间及用于存储该信息项的缓冲器(126或122)；以及-连接在缓冲器上用于控制将信息项存储在所述缓冲器中并在完成高速缓存再充填之前将该信息项提供给执行单元的缓冲器控制器。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||