| 主权项 |
1.一种电阻器,包含有:一基板;一对上面电极,形成于该基板之一主对面上,系具有第1上面电极层及与该第1上面电极层重叠之密着层者;一电阻体,系与该对上面电极电性连接者;一保护层,系包覆该电阻体者;及一对端面电极,系于该基板之端缘与该对上面电极电性连接者,包含有:第1薄膜,系由对该基板之密着性良好之Cr薄膜、Ti薄膜、含Cr合金薄膜及含Ti合金薄膜之任一种所构成者;第2薄膜,与该第1薄膜电性连接,系由含Cu之合金薄膜所构成者;第1镀敷膜,包覆该第2薄膜,系由镀镍层所构成者;及第2镀敷膜,系包覆该第1镀敷膜者。2.如申请专利范围第1项之电阻器,其中该电阻体系将第1上面电极层与密着层构成于该基板之端缘成一平面者。3.如申请专利范围第1项之电阻器,其中该密着层之厚度方向上之最大高度系构成大于该第1上面电极层之厚度方向上之最大高度者。4.如申请专利范围第1项之电阻器,其中该第1上面电极层系以含银材料构成者,而密着层则系以导电性树脂构成者。5.如申请专利范围第1项之电阻器,其中该第2薄膜系以于Cu中含有1.6重量百分比以上之Ni之Cu-Ni合金薄膜构成者。6.如申请专利范围第1项之电阻器,其中该第1薄膜及第2薄膜系构成自基板之背面至端面呈略L字型者。7.一种电阻器之制造方法,包含有:一第1上面电极层设置程序,系于片状之基板上面设置多对第1上面电极层者;一电阻体设置程序,系设置与前述多对第1上面电极层电性连接之多个电阻体者;一保护层设置程序,系设置复数的保护层以包覆前述多个电阻体者;一修整程序,系进行修整以修正前述多个电阻体之前述多对第1上面电极层间之电阻値者;一密着层设置程序,系设置多对密着层并使其与前述多对第1上面电极层重叠者;一第1分割部形成程序,系于该片状之基板上形成多个用以使前述多对第1上面电极层及多对密着层分离而予以分割成多数短册状基板之狭缝状之第1分割部者;一端面电极形成程序,系由已呈形成有多个狭缝状之该第1分割部之状态之片状基板背面侧开始,藉薄膜技术于多个狭缝状之第1分割部内面之基板端面、该第1上面电极层之端面及密着层之端面上形成端面电极者;及一第2分割部形成程序,系于与该狭缝状之第1分割部直交之方向上形成多个第2分割部,以使该片状基板之多数短册状基板上所形成之前述多个电阻体个别分离而分割成个片状基板者。8.如申请专利范围第7项之电阻器之制造方法,其中该端面电极形成程序系亦可于该片状基板之背面全面上藉薄膜技术形成端面电极,并去除片状基板之背面全面上所形成之该端面电极之无用部分而形成多对背面电极者。9.如申请专利范围第7项之电阻器之制造方法,其中前述多个第1分割部系藉切割而形成者。10.如申请专利范围第7项之电阻器之制造方法,其中前述多个第2分割部系藉切割而形成者。11.如申请专利范围第7项之电阻器之制造方法,其系先藉雷射形成前述多个第2分割部,然后,分割该等第2分割部以分割成个片状基板者。12.如申请专利范围第7项之电阻器之制造方法,其中该片状基板之端部形成有无用领域部,且多个狭缝状之第1分割部亦形成于片状基板上,而使多数短册状基板呈与该无用领域部相连之状态。13.如申请专利范围第7项之电阻器之制造方法,其中该端面电极形成程序系藉以下之复层构造而形成该端面电极者,即:第1薄膜,系位于基板之端缘侧,且由对该基板之密着性良好之Cr薄膜、Ti薄膜、含Cr合金薄膜及含Ti合金薄膜之任一种所构成者;第2薄膜,与该第1薄膜电性连接,系由含Cu之合金薄膜所构成者;第1镀敷膜,包覆该第2薄膜,系由镀镍层所构成者;及第2镀敷膜,系包覆该第1镀敷膜者;而,该第1薄膜与第2薄膜系由已呈形成有多个狭缝状之第1分割部之状态之片状基板背面侧开始,藉薄膜技术面于多个狭缝状之第1分割部内面之基板端面、第1上面电极层之端面及密着层之端面上形成者,又,该第1镀敷膜与第2镀敷膜系至少包覆为第2分割部所分割之个片状基板之该第2薄膜而设置者。14.一种电阻器之制造方法,包含有:一第1上面电极层设置程序,系于片状之基板上面设置多对第1上面电极层者;一电阻体设置程序,系设置与前述多对第1上面电极层电性连接之多个电阻体者;一第1保护层设置程序,系设置以玻璃为主成分之复数的第1保护层以包覆前述多个电阻体者;一修整程序,系进行修整以修正前述多个电阻体之前述多对第1上面电极层间之电阻値者;一密着层设置程序,系设置多对密着层并使其与前述多对第1上面电极层重叠者;一第2保护层设置程序,系设置由树脂层所构成之复数的第2保护层以包覆该等第1保护层者;一第1分割部形成程序,系于该片状之基板上形成多个用以使前述多对第1上面电极层及多对密着层分离而予以分割成多数短册状基板之狭缝状之第1分割部者;一端面电极形成程序,系由已呈形成有多个狭缝状之该第1分割部之状态之片状基板背面侧开始,藉薄膜技术于多个狭缝状之第1分割部内面之基板端面、该第1上面电极层之端面及密着层之端面上形成端面电极者;及一第2分割部形成程序,系于与该狭缝状之第1分割部直交之方向上形成多个第2分割部,以使该片状基板之多数短册状基板上所形成之前述多个电阻体个别分离而分割成个片状基板者。15.如申请专利范围第14项之电阻器之制造方法,其中该端面电极形成程序系亦可于该片状基板之背面全面上藉薄膜技术形成端面电极,并去除该片状基板之背面全面上所形成之端由电极之无用部分而形成多对背面电极者。16.如申请专利范围第14项之电阻器之制造方法,其中该端面电极形成程序系藉以下之复层构造而形成该端面电极者,即:第1薄膜,系位于基板之端缘侧,且由对该基板之密着性良好之Cr薄膜、Ti薄膜、含Cr合金薄膜及含Ti合金薄膜之任一种所构成者;第2薄膜,与该第1薄膜电性连接,系由含Cu之合金薄膜所构成者;第1镀敷膜,包覆该第2薄膜,系由镀镍层所构成者;及第2镀敷膜,系包覆该第1镀敷膜者;而,该第1薄膜与第2薄膜系由已呈形成有多个狭缝状之第1分割部之状态之片状基板背面侧开始,藉薄膜技术而于多个狭缝状之第1分割部内面之基板端面、第1上面电极层之端面及密着层之端面上形成者,又,该第1镀敷膜与第2镀敷膜系至少包覆为第2分割部所分割之个片状基板之该第2薄膜而设置者。17.如申请专利范围第14项之电阻器之制造方法,其中该密着层设置程序系于实施可设置复数的第1保护层之该第1保护层设置程序,及,可进行修整以修正前述多个电阻体之多对第1上面电极层间之电阻値之该修整程序后实施者。18.如申请专利范围第14项之电阻器之制造方法,其中该密着层设置程序系于实施该第1保护层设置程序、可进行修整以修正前述多个电阻体之多对第1上面电极层间之电阻値之该修整程序及该第2保护层设置程序后实施者。19.如申请专利范围第14项之电阻器之制造方法,其中前述多个第1分割部系藉切割而形成者。20.如申请专利范围第14项之电阻器之制造方法,其中前述多个第2分割部系藉切割而形成者。21.如申请专利范围第14项之电阻器之制造方法,其系先藉雷射形成前述多个第2分割部,然后,于该等第2分割部分割成个片状基板者。22.如申请专利范围第14项之电阻器之制造方法,其中该片状基板之端部形成有无用领域部,且多个狭缝状之第1分割部亦形成于片状基板上,而使多数短册状基板呈与该无用领域部相连之状态。23.一种电阻器,包含有:一基板;一对上面电极,系形成于该基板之一主面上者,包含有:第1上面电极层;第2上面电极层,系至少一部分与该第1上面电极层重叠而设置者;及一密着层,系与该第1上面电极层及第2上面电极层重叠者;一电阻体,系与该对上面电极电性连接者;及一保护层,系包覆该电阻体者。24.如申请专利范围第23项之电阻器,其中用以构成该上面电极之第2上面电极层系设于较基板上面之端缘更内侧处者。25.如申请专利范围第23项之电阻器,其中用以构成该上面电极之第1上面电极层与密着层系构成于基板之端缘成一平面者。26.如申请专利范围第23项之电阻器,其中该第1上面电极层、第2上面电极层及密着层中,仅有该第2上面电极层系构成与电阻体电性连接者。27.如申请专利范围第23项之电阻器,其中该密着层之厚度方向之最大高度系构成大于第1上面电极层之厚度方向之最大高度者。28.如申请专利范围第23项之电阻器,其中用以构成该上面电极之第1上面电极层系由含贵金属树脂酸盐所构成者。29.如申请专利范围第23项之电阻器,其系于该基板之端缘具有至少与第1上面电极及密着层电性连接之略字形之一对端面电极者。30.如申请专利范围第29项之电阻器,其中该端面电极包含有:第1薄膜,系位于基板之端缘侧,且由对该基板之密着性良好之Cr薄膜、Ti薄膜、含Cr合金薄膜及含Ti合金薄膜之任一种所构成者;第2薄膜,与该第1薄膜电性连接,系由含Cu之合金薄膜所构成者;第1镀敷膜,包覆该第2薄膜,系由镀镍层所构成者;及第2镀敷膜,系包覆该第1镀敷膜者。31.如申请专利范围第30项之电阻器,其中该第2薄膜系以于Cu中含有1.6重量百分比以上之Ni之Cu-Ni合金薄膜构成者。32.如申请专利范围第30项之电阻器,其中用以构成该端面电极之第1薄膜及第2薄膜系构成自基板之背面至端面呈略L字型者。33.一种电阻器之制造方法,包含有:一第1上面电极层设置程序,系于片状之基板上面设置多对第1上面电极层者;一第2上面电极层设置程序,系设置与前述多对第1上面电极层电性连接之多对第2上面电极层者;一电阻体设置程序,系设置与前述多对第2上面电极层电性连接之多个电阻体者;一保护层设置程序,系设置复数的保护层以包覆前述多个电阻体者;一修整程序,系进行修整以修正前述多个电阻体之前述多对第2上面电极层间之电阻値者;一密着层设置程序,系设置多对密着层并使其与前述多对第1上面电极层及第2上面电极层重叠者;一第1分割部形成程序,系于该片状之基板上形成多个用以使前述多对第1上面电极层、第2上面电极层及多对密着层分离而予以分割成多数短册状基板之狭缝状之第1分割部者;及一第2分割部形成程序,系于与该狭缝状之第1分割部直交之方向上形成多个第2分割部,以使该片状基板之多数短册状基板上所形成之前述多个电阻体个别分离而分割成个片状基板者。34.如申请专利范围第33项之电阻器之制造方法,其中前述多个第1分割部系藉切割而形成者。35.如申请专利范围第33项之电阻器之制造方法,其中前述多个第2分割部系藉切割而形成者。36.如申请专利范围第33项之电阻器之制造方法,其系先藉雷射形成前述多个第2分割部,然后,分割该等第2分割部以分割成个片状基板者。37.如申请专利范围第33项之电阻器之制造方法,其中该片状基板之端部形成有无用领域部,且多个狭缝状之第1分割部亦形成于片状基板上,而使多数短册状基板呈与该无用领域部相连之状态。38.一种电阻器之制造方法,包含有:一第1上面电极层设置程序,系于片状之基板上面设置多对第1上面电极层者;一第2上面电极层设置程序,系设置与前述多对第1上面电极层电性连接之多对第2上面电极层者;一电阻体设置程序,系设置与前述多对等2上面电极层电性连接之多个电阻体者;一第1保护层设置程序,系设置以玻璃为主成分之复数的第1保护层以包覆前述多个电阻体者;一修整程序,系进行修整以修正前述多个电阻体之前述多对第2上面电极层间之电阻値者;一密着层设置程序,系设置多对密着层并使其与前述多对第1上面电极层及第2上面电极层重叠者;一第2保护层设置程序,系设置由树脂层所构成之复数的第2保护层以包覆该复数的第1保护层者;一第1分割部形成程序,系于该片状之基板上形成多个用以使前述多对第1上面电极层、第2上面电极层及密着层分离而予以分割成多数短册状基板之狭缝状之第1分割部者;及一第2分割部形成程序,系于与该狭缝状之第1分割部直交之方向上形成多个第2分割部,以使该片状基板之多数短册状基板上所形成之前述多个电阻体个别分离而分割成个片状基板者。39.如申请专利范围第38项之电阻器之制造方法,其中该密着层设置程序系于实施可设置复数的第1保护层之该第1保护层设置程序,及,可进行修整以修正前述多个电阻体之多对第2上面电极层间之电阻値之该修整程序后实施者。40.如申请专利范围第38项之电阻器之制造方法,其中该密着层设置程序系于实施该第1保护层设置程序、可进行修整以修正前述多个电阻体之多对第2上面电极层间之电阻値之该修整程序及可设置复数的第2保护层之该第2保护层设置程序后实施者。41.如申请专利范围第38项之电阻器之制造方法,其中前述多个第1分割部系藉切割而形成者。42.如申请专利范围第38项之电阻器之制造方法,其中前述多个第2分割部系藉切割而形成者。43.如申请专利范围第38项之电阻器之制造方法,其系先藉雷射形成前述多个第2分割部,然后,于该等第2分割部分割成个片状基板者。44.如申请专利范围第38项之电阻器之制造方法,其中该片状基板之端部形成有无用领域部,且多个狭缝状之第1分割部亦形成于片状基板上,而使多数短册状基板呈与该无用领域部相连之状态。45.一种电阻器,包含有:一基板;一对上面电极,系形成于该基板之一主面上者;一电阻体,系与该对上面电极电性连接者;一保护层,系用以包覆该电阻体者;及一对端面电极,于该基板之端缘与该对上面电极电性连接而设置,系呈略字型者,包含有:第1薄膜,系位于基板之端缘侧,且由对该基板之密着性良好之Cr薄膜、Ti薄膜、含Cr合金薄膜及含Ti合金薄膜之任一种所构成者;第2薄膜,与该第1薄膜电性连接,系由含Cu之合金薄膜所构成者;第1镀敷膜,包覆该第2薄膜,系由镀镍层所构成者;及第2镀敷膜,系包覆该第1镀敷膜者。46.如申请专利范围等45项之电阻器,其中用以构成端面电极之第2薄膜系以于Cu中含有1.6重量百分比以上之Ni之Cu-Ni合金薄膜构成者。47.如申请专利范围第45项之电阻器,其中用以构成端面电极之第1薄膜及第2薄膜系构成自基板之背面至端面呈略L字状者。48.一种电阻器之制造方法,包含有:一上面电极层设置程序,系于片状之基板上面设置多对上面电极层者;一电阻体设置程序,系设置与前述多对上面电极层电性连接之多个电阻体者;一保护层设置程序,系设置复数的保护层以包覆前述多个电阻体者;一修整程序,系进行修整以修正前述多个电阻体之前述多对上面电极层间之电阻値者;一第1分割部形成程序,系于该片状之基板上形成多个用以使前述多对上面电极层分离而予以分割成多数短册状基板之狭缝状之第1分割部者;一端面电极形成程序,系由已呈形成有多个该第1分割部之状态之片状基板背面侧开始,藉薄膜技术于前述多个第1分割部内面之基板侧面及该上面电极层之侧面上形成端面电极者;及一第2分割部形成程序,系于与该第1分割部直交之方向上形成多个第2分割部,以使该片状基板之多数短册状基板上所形成之前述多个电阻体个别分离而分割成个片状基板者。49.如申请专利范围第48项之电阻器之制造方法,其中前述多个第1分割部系藉切割而形成者。50.如申请专利范围第48项之电阻器之制造方法,其中前述多个第2分割部系藉切割而形成者。51.如申请专利范围第48项之电阻器之制造方法,其系先藉雷射形成前述多个第2分割部,然后,分割该等第2分割部以分割成个片状基板者。52.如申请专利范围第48项之电阻器之制造方法,其中该片状基板之端部形成有无用领域部,且前述多个第1分割部亦形成于片状基板上,而使多数短册状基板呈与该无用领域部相连之状态。53.一种电阻器之制造方法,包含有:一上面电极层设置程序,系于片状之基板上面设置多对上面电极层者;一电阻体设置程序,系设置与前述多对上面电极层电性连接之多个电阻体者;一第1保护层设置程序,系设置以玻璃为主成分之复数的第1保护层以包覆前述多个电阻体者;一修整程序,系进行修整以修正前述多个电阻体之前述多对上面电极层间之电阻値者;一第2保护层设置程序,系设置由树脂层所构成之复数的第2保护层以包覆该复数的第1保护层者;一第1分割部形成程序,系于该片状之基板上形成多个用以使前述多对上面电极层分离而予以分割成多数短册状基板之狭缝状之第1分割部者;一端面电极形成程序,系由已呈形成有多个该第1分割部之状态之片状基板背面侧开始,藉薄膜技术于前述多个第1分割部内面之基板侧面及该上面电极层之侧面形成端面电极者;及一第2分割部形成程序,系于与该第1分割部直交之方向上形成多个第2分割部,以使该片状基板之多数短册状基板上所形成之前述多个电阻体个别分离而分割成个片状基板者。54.如申请专利范围第53项之电阻器之制造方法,其中该端面电极形成程序系藉以下之复层构造而形成该端面电极者,即:第1薄膜,系位于基板之端缘侧,且由对该基板之密着性良好之Cr薄膜、Ti薄膜、含Cr合金薄膜及含Ti合金薄膜之任一种所构成者;第2薄膜,与该第1薄膜电性连接,系由含Cu之合金薄膜所构成者;第1镀敷膜,包覆该第2薄膜,系由镀镍层所构成者;及第2镀敷膜,系包覆该第1镀敷膜者;而,该第1薄膜与第2薄膜系由已呈形成有多个狭缝状之第1分割部之状态之片状基板背面侧开始,藉薄膜技术而于多个狭缝状之第1分割部内面之基板侧面及上面电极层之侧面上形成者,又,该第1镀敷膜与第2镀敷膜系至少包覆为第2分割部所分割之个片状基板之该第2薄膜而设置者。55.如申请专利范围第53项之电阻器之制造方法,其中前述多个第1分割部系藉切割而形成者。56.如申请专利范围第53项之电阻器之制造方法,其中前述多个第2分割部系藉切割而形成者。57.如申请专利范围第53项之电阻器之制造方法,其系先藉雷射形成前述多个第2分割部,然后,于该等第2分割部分割成个片状基板者。58.如申请专利范围第53项之电阻器之制造方法,其中该片状基板之端部形成有无用领域部,且多个狭缝状之第1分割部亦形成于片状基板上,而使多数短册状基板呈与该无用领域部相连之状态。图式简单说明:第1图系本发明第1实施例之电阻器之截面图。第2图系显示已于制造该电阻器时所用之片状基板全周围之端部形成无用领域部之状态之平面图。第3A-3C图系显示该电阻器之制造程序之截面图。第4A-4C图系显示该电阻器之制造程序之平面图。第5A、5B图系显示该电阻器之制造程序之截面图。第6A、6B图系显示该电阻器之制造程序之平面图。第7A-7C图系显示该电阻器之制造程序之截面图。第8A-8C图系显示该电阻器之制造程序之平面图。第9A-9C图系显示该电阻器之制造程序之截面图。第10A-10C图系显示该电阻器之制造程序之平面图。第11A、11B图系显示该电阻器之制造程序之截面图。第12A、12B图系显示该电阻器之制造程序之平面图。第13图系构成该电阻器之第2薄膜之Cu-Ni合金薄膜之平衡状态图。第14图系该电阻器之第1薄膜与第2薄膜之SIMS之组成分析结果之说明图。第15A、15B图系显示用以说明特性之试验方法者。第16图系显示已于制造该电阻器时所用之片状基板一端部形成无用领域部之状态之平面图。第17图系显示已于制造该电阻器时所用之片状基板两端部形成无用领域部之状态之平面图。第18图系显示已于制造该电阻器时所用之片状基板三端部形成无用领域部之状态之平面图。第19图系本发明第2实施例之电阻器之截面图。第20图系显示已于制造该电阻器时所用之片状基板全周围之端部形成无用领域部之状态之平面图。第21A-21C图系显示该电阻器之制造程序之截面图。第22A-22C图系显示该电阻器之制造程序之平面图。第23A、23B图系显示该电阻器之制造程序之截面图。第24A、24B图系显示该电阻器之制造程序之平面图。第25A-25C图系显示该电阻器之制造程序之截面图。第26A-26C图系显示该电阻器之制造程序之平面图。第27A-27C图系显示该电阻器之制造程序之截面图。第28A-28C图系显示该电阻器之制造程序之平面图。第29A、29B图系显示该电阻器之制造程序之截面图。第30A、30B图系显示该电阻器之制造程序之平面图。第31图系本发明第3实施例之电阻器之截面图。第32图系已去除该电阻器之端面电极之平面图。第33图系显示已于制造该电阻器时所用之片状基板全周围之端部形成无用领域部之状态之平面图。第34A、34B图系该电阻器之制造程序之截面图。第35A、35B图系该电阻器之制造程序之平面图。第36A、36B图系该电阻器之制造程序之截面图。第37A、37B图系该电阻器之制造程序之平面图。第38A、38B图系该电阻器之制造程序之截面图。第39A、39B图系该电阻器之制造程序之平面图。第40A、40B图系该电阻器之制造程序之截面图。第41A、41B图系该电阻器之制造程序之平面图。第42A、42B图系该电阻器之制造程序之截面图。第43A、43B图系该电阻器之制造程序之平面图。第44图系该电阻器之制造程序之截面图。第45图系该电阻器之制造程序之平面图。第46A、46B图系该电阻器之制造程序之截面图。第47A、47B图系该电阻器之制造程序之平面图。第48A、48B图系该电阻器之制造程序之截面图。第49A、49B图系该电阻器之制造程序之平面图。第50图系显示已于制造该电阻器时所用之片状基板一端部形成无用领域部之状态之平面图。第51图系显示已于制造该电阻器时所用之片状基板两端部形成无用领域部之状态之平面图。第52图系显示已于制造该电阻器时所用之片状基板三端部形成无用领域部之状态之平面图。第53图系本发明第4实施例之电阻器之截面图。第54图系显示已于制造该电阻器时所用之片状基板全周围之端部形成无用领域部之状态之平面图。第55A、55B图系该电阻器之制造程序之截面图。第56A、56B图系该电阻器之制造程序之平面图。第57A、57B图系该电阻器之制造程序之截面图。第58A、58B图系该电阻器之制造程序之平面图。第59A、59B图系该电阻器之制造程序之截面图。第60A、60B图系该电阻器之制造程序之平面图。第61A、61B围系该电阻器之制造程序之截面图。第62A、62B图系该电阻器之制造程序之平面图。第63A、63B图系该电阻器之制造程序之截面图。第64A、64B图系该电阻器之制造程序之平面图。第65A、65B图系该电阻器之制造程序之截面图。第66A、66B图系该电阻器之制造程序之平面图。第67图系显示已于制造该电阻器时所用之片状基板一端部形成无用领域部之状态之平面图。第68图系显示已于制造该电阻器时所用之片状基板两端部形成无用领域部之状态之平面图。第69图系显示已于制造该电阻器时所用之片状基板三端部形成无用领域部之状态之平面图。第70图系习知电阻器之截面图。 |
