| 主权项 |
1.一种阵列型焊垫晶片,包括:复数焊垫,位于该晶片之上表面周边,排列成至少四排,包括一最内排焊垫、一次内排焊垫、一次外排焊垫以及一最外排焊垫,该最内排焊垫与该次内排焊垫系相对于该晶片之一侧边交错排列,其中该最内排焊垫以及该次内排焊垫只包括讯号垫,而该最外排焊垫以及该次外排焊垫只包括电源垫以及接地垫;复数讯号电路团,位于该晶片之该等焊垫内侧,各该讯号电路团系分别垂直对齐各该讯号垫;以及一静电防护电路环,位于该等讯号电路团与该最内排焊垫之间。2.如申请专利范围第1项所述之阵列型焊垫晶片,其中:该次外排焊垫系相对于该晶片之该侧边垂直对齐该最内排焊垫;且该最外排焊垫系相对于该晶片之该侧边垂直对齐该次内排焊垫。3.如申请专利范围第1项所述之阵列型焊垫晶片,其中该等讯号电路团之宽度系大体相等于该等焊垫间距(bonding pad pitch)之宽度。4.如申请专利范围第1项所述之阵列型焊垫晶片,其中该等讯号电路团上方更包括电源/接地电路环,用以提供该等讯号电路团之电源。5.如申请专利范围第1项所述之阵列型焊垫晶片,其中该阵列型焊垫晶片系适用于一倒装晶片结构(Flip Chip Structure)。6.如申请专利范围第1项所述之阵列型焊垫晶片,其中该阵列型焊垫晶片系适用于一球格阵列(BGA)封装结构。7.一种阵列形焊垫晶片的制造方法,包括下列步骤:提供一基底,具有复数讯号电路团以及由电源/接地电路构成之一静电防护电路环(Electro-StaticDischarge, ESD),其中该等讯号电路团与该静电防护电路环之间系彼此相互绝缘隔离;在该基底之部分上方依序形成复数导体层,其中该等导体层之间具有绝缘层,使该等导体层彼此相互绝缘隔离;在该等导体层之部分上方形成复数焊垫,其中该等焊垫排列成至少四排,包括一最内排焊垫、一次内排焊垫、一次外排焊垫以及一最外排焊垫;以及在该等绝缘层中形成复数贯孔(via),使得该最外排焊垫与该次外排焊垫经由该等导体层及该静电防护电路环而与该等讯号电路团上方之部分该等导体层电性连接并形成一第一讯号线,且该次内排焊垫与该最内排焊垫分别经由该等导体层而与该等讯号电路团电性连接并形成一第二讯号线,其中该第一讯号线与该第二讯号线彼此相互绝缘隔离。8.如申请专利范围第7项所述之阵列形焊垫晶片的制造方法,其中:该次外排焊垫系相对于该晶片之该侧边垂直对齐该最内排焊垫;且该最外排焊垫系相对于该晶片之该侧边垂直对齐该次内排焊垫。9.如申请专利范围第7项所述之阵列形焊垫晶片的制造方法,其中该等讯号电路团之宽度系大体相等于该等焊垫间距(bonding pad pitch)之宽度。10.如申请专利范围第7项所述之阵列形焊垫晶片的制造方法,其中该等讯号电路团上方之部分该等导体层更包括电源/接地电路环,用以提供该等讯号电路团之电源。11.如申请专利范围第7项所述之阵列形焊垫晶片的制造方法,其中该阵列型焊垫晶片系适用于一倒装晶片结构(Flip Chip Structure)。12.如申请专利范围第7项所述之阵列形焊垫晶片的制造方法,其中该阵列型焊垫晶片系适用于一球格阵列(BGA)封装结构。图式简单说明:第1a图系显示习知交错型焊垫晶片封装结构的局部剖面图。第1b图系显示第1a图之习知交错型焊垫晶片封装结构的局部上视图。第2a图系显示习知阵列型焊垫晶片封装结构的局部剖面图。第2b图系显示第2a图之习知阵列型焊垫晶片封装结构的局部上视图。第3图系显示习知交错型焊垫晶片内部电路结构的示意图。第4图系显示本发明之阵列型焊垫晶片内部电路结构的示意图。第5a图系显示本发明一实施例之阵列型焊垫晶片内部电路结构的俯视图。第5b图系显示第5a图之阵列型焊垫晶片内部电路结构的侧视图。 |
