| 摘要 |
<p>본 발명은 TiSix막 형성에 따른 파티클수를 감소시킴과 더불어 TiSi막 저항을 증가시키는 것 없이, TiSi막과 폴리실리콘막 사이의 계면 평활도를 향상시켜 우수한 게이트 산화막 특성 및 게이트 전극 특성을 얻을 수 있는 반도체 소자의 게이트 전극 형성방법을 제공한다. 본 발명에 따른 반도체 소자의 게이트 전극 형성방법은 반도체 기판 상에 게이트 산화막 및 폴리실리콘막을 순차적으로 형성하는 단계; 폴리실리콘막 상에 화학기상증착으로 2.3 이상의 조성비(x)를 갖는 비정질 상태의 티타늄 실리사이드막 (TiSix)을 형성하는 단계; 기판을 열처리하여 티타늄 실리사이드막 (TiSix)을 결정상태의 티타늄 실리사이드막(TiSi)으로 변형시키는 단계; 티타늄 실리사이드막 (TiSi) 상에 하드 마스크층을 형성하는 단계; 하드 마스크층, 티타늄 실리사이드막 (TiSi) 및 폴리실리콘막을 식각하여 폴리사이드 구조의 게이트 전극을 형성하는 단계; 및 기판을 게이트 재산화공정으로 산화하여 게이트 전극의 측벽 및 기판 상에 재산화막을 형성하는 단계를 포함한다.</p> |
