| 主权项 |
1.一种记忆体配置,包含:具有一选择电晶体及一储存电容器的相同记忆单元,此配置具有以下特征:1.1各别记忆单元的储存电容器配置于记忆体配置(1)之绝缘材料(6)之第1主区(2)上,位于选择电晶体上方;1.2每一储存电容器的第1电极(14)设计成长条状且连接到位于第1主区(2)的各别接触区;1.3第1电极(14)以介电质(16)由第2电极隔开;1.4每一储存电容器之第1电极(14)的边区(17)配置成至少几乎垂直于第1主区(2);另一特征是:1.5第1电极(14)的厚度比接触区(4)的宽度小。2.依据申请专利范围第1项之记忆体配置,其中第1电极(14)超越各别相关之单元区(5)而延伸。3.依据申请专利范围第1或第2项之记忆体配置,其中长条形的第1电极(14)的厚度小于或等于接触区(4)的最小宽度。4.依据申请专利范围第1项之记忆体配置,其中介电质(16)之介电常数大于10。5.依据申请专利范围第1或第2项之记忆体配置,其中长条形第1电极(14)设计成平板状。6.依据申请专利范围第5项之记忆体配置,其中单元区(5)配置成行,行(3)的单元区(5)以齐平方式互相上下配置。7.依据申请专利范围第6项之记忆体配置,其中二个或多个相邻之行(3)形成一组(7),组(7)的各行(3)相互偏移,使位于组(7)中不同行(3)之内的单元区不会和各行的位移方向的垂直方向对齐。8.依据申请专利范围第7项之记忆体配置,其中第1电极(14)配置成垂直于行(3)的位移方向。9.依据申请专利范围第7项之记忆体配置,其中储存度容器的第1电极(14)超越相关单元区(5)而在各组(7)的每一行(3)之每一单元区(5)上方延伸。10.依据申请专利范围第8项之记忆体配置,其中储存电容器的第1电极(14)超越相关单元区(5)而在各组(7)的每一行(3)之每一单元区(5)上方延伸。11.依据申请专利范围第7项之记忆体配置,其中组(7)由单元区(5)宽度的第n部份相互各自偏移的n行(3)组合而成。12.依据申请专利范围第8项之记忆体配置,其中组(7)由单元区(5)宽度的第n部份相互各自偏移的n行(3)组合而成。13.依据申请专利范围第11项之记忆体配置,其中n=2。14.依据申请专利范围第1或第2项之记忆体配置,其中第1电极(14)设计成曲形板或弯曲板。15.依据申请专利范围第1或第2项之记忆体配置,其中储存电容器的第1电极(14)由许多连接到接触区(4)之至少几乎等距的板所组成。16.依据申请专利范围第15项之记忆体配置,其中板(18)由高掺杂之半导体材料所组成。17.依据申请专利范围第16项之记忆体配置,其中半导体材料为矽。18.依据申请专利范围第17项之记忆体配置,其中半导体材料为砷化镓。19.一种记忆体配置之制造方法,此记忆体配置是指申请专利范围第1至18项中任一项所述者,此方法的特征为:a)氮化物层(8')沈积在记忆体配置(1)之绝缘材料(6)的第1主区(2)上,其中至选择电晶体的接触区(4)是位于该选择电晶体下方,b)氮化物层(8')结构化成氮化物长条(8),使氮化物长条(8)的边区(12)被安排在每一接触区(4)之上,c)沈积电极材料(14"),d)对平行于第1主区(2)的氮化物长条(8)之表面上的电极材料(14")进行蚀刻,且亦在氮化物长条(8)之间的区域中之第1主区(2)上进行蚀刻,电极材料(14")被保留在氮化物长条(8)的边区(12)上,e)将氮化物长条(8)的边区(12)上产生的电极长条(14")切割成许多具有第一电极(14)长度的段,f)对氮化物长条(8)进行蚀刻,g)沈积介电质(16),h)沈积第二电极。20.一种记忆体配置之制造方法,此记忆体配置是指申请专利范围第1至第18项中任一项所述者,其特征为步骤a)及b)以下述步骤取代:-沈积半导体材料在第1主区(2)上,半导体材料的厚度相当于储存电容器之第1电极(14)的高度,-半导体材料结构化成平行长条,使在氮化物层沈积之后,在半导体材料制成的长条(11)之上,每一接触区(4)安排在由半导体材料制成之长条(11)的边区上所产生的氮化物长条(8)的一个边缘之正下方,-对平行于第1主区(2)的半导体材料所制成之长条(11)之表面上的氮化物层进行蚀刻,且亦在由半导体材料制成之长条(11)之间的区域中之第1表区(2)上进行蚀刻,氮化物被保留在由半导体材料制成之长条(11)的边区上,-对由半导体材料制成之长条(11)进行蚀刻。21.如申请专利范围第19或20项之记忆体配置(1)之制造方法,此记忆体配置是指申请专利范围第15至18项中任一项所述者,其特征为步骤c)以下述方式取代:-沈积两种不同之可选择性地蚀刻之材料所构成之许多层(18",20"),且下述方法插入于步骤e)与f)之间:-沈积氮化物(22)以保护第1电极(14)的较低边缘,-从平行于第1主区(2)之第1电极(14)之表面移除氮化物,-选择性地蚀刻已沈积之材料(20")中之一。22.如申请专利范围第21项之方法,其中层(18",20")由轻微掺杂及高掺杂之半导体材料组合而成,且在选择性蚀刻之后仍保持的层系由高掺杂之半导体材料所组成。图式简单说明:第一图以平面图显示本发明之记忆体配置的第1模范具体例之细节。第二图以平面图显示本发明之记忆体配置的第2模范具体例之细节。第三图(a)-第三图(g)显示在不同的制造步骤期间,记忆体配置之截面与平面图。第四图显示在一个修正的制造方法之许多步骤期间,记忆体配置的图解。第五图(a)-第五图(f)显示根据另一模范具体例在制造时的许多步骤期间,记忆体配置的图解。 |
