具有降低硅和电能需求的码元匹配滤波器

摘要

一种与扩频接收机一起使用的扩频匹配滤波器，包括多个第一移位寄存器(131)，多个第二移位寄存器(132)，一个控制处理器(138)，一个多路复用器(133)，多个数据移位寄存器(134)，多个“异或(XOR)”门(135)，一个加法器树(136)，一个存储器(137)，和一个加法器(139)。多个第一移位寄存器(131)存储参考码片序列信号的第一部分，多个第二移位寄存器(132)存储参考码片序列信号的第二部分。多路复用器(133)响应控制处理器(138)，在第一时钟周期期间输出第一部分，在第二时钟周期期间输出第二部分。多个XOR门(135)在第一时钟周期期间将第一部分与通过数据移位寄存器(134)偏移的多个输入数据取样相乘，以产生多个第一乘积输出信号。多个XOR门(135)将第二部分与通过数据移位寄存器(134)偏移的多个输入数据取样相乘，以产生多个第二乘积输出信号。加法器树(136)将多个第一乘积输出信号相加作为第一和数，存储在存储器(137)中。加法器树(136)将多个第二乘积输出信号相加作为第二和数。加法器(139)将第一和第二和数相加。

主权项

1．一种扩频匹配滤波器，作为针对于具有多个信息比特的接收扩频信号的扩频接收机的部件，通过用一个码片序列信号对每个信息比特进行扩频处理来产生接收扩频信号，包括：多个第一移位寄存器，用于存储参考码片序列信号的第一部分；多个第二移位寄存器，用于存储参考码片序列信号的第二部分；一个控制处理器，用于产生具有带一时钟周期的时钟速率的时钟信号；一个多路复用器，耦合到所述多个第一移位寄存器和所述多个第二移位寄存器，响应时钟信号，用于在该时钟周期的第一部分期间从所述多个第一移位寄存器，通过所述多路复用器输出参考码片序列信号的第一部分，和在该时钟周期的第二部分期间从所述多个第二移位寄存器，通过所述多路复用器输出参考码片序列信号的第二部分；多个数据移位寄存器，耦合到所述扩频接收机，用于以该时钟速率偏移接收扩频信号的多个输入数据取样；多个＂异或(XOR)＂门，耦合到所述多个数据移位寄存器，并通过所述多路复用器耦合到所述多个第一移位寄存器和通过所述多路复用器耦合到所述多个第二移位寄存器，响应所述多路复用器在时钟周期的第一部分期间选择多个第一移位寄存器，该多个XOR门在时钟周期的第一部分期间将参考码片序列信号的第一部分与该多个输入数据取样相乘，从而输出多个第一乘积输出信号，响应所述多路复用器在时钟周期的第二部分期间选择多个第二移位寄存器，该多个XOR门在时钟周期的第二部分期间将参考码片序列信号的第二部分与该多个输入数据取样相乘，从而输出多个第二乘积输出信号；一个加法器树，包括多个耦合到所述多个XOR门的加法器门，用于在时钟周期的第一部分期间将该多个第一乘积输出信号相加，从而产生第一和数，和在时钟周期的第二部分期间将该多个第二乘积输出信号相加，从而产生第二和数；一个存储器，耦合到所述加法器树，用于在时钟周期的第一部分期间存储从所述加法器树输出的第一和数；和一个加法器，耦合到所述加法器树和所述存储器，用于把所述存储器中存储的第一和数加到来自所述加法器树的第二和数。