| 摘要 |
<p>Durch die erfindungsgemäße Anordnung (FPGA) wird mit Hilfe von digitalen Mitteln - vorteilhaft in einem ASIC oder FPGA realisierbar - ein digitales Signal (dms) mit vorgebbarer Phasenlage zur schnellen Synchronisation zweier modulierter Trägersignale (bs, ts) generiert. Durch den Einsatz von digitalen Mitteln bzw. Logik-Elementen (PSP1, 2,ssp1...4, MUX, ST) werden die typischen Nachteile analoger Schaltungen - z.B. Temperatur- oder Spannungsdrift - vermieden und zusätzlich wird der wirtschaftliche und technische Aufwand zur Realisierung der erfindungsgemäßen Anordnung (FPGA).</p> |
