高频金属氧化物半导体场效电晶体及其制法

摘要

在一沟式MOSFET中，一传导性遮蔽闸极系形成于沟之底部附近。此遮蔽闸极系与覆盖之主动闸极绝缘及，视MOSFET之使用而定，系连接至一定电压，如接地。遮蔽闸极可减少主动闸极与泄极之间的电容，因而改善MOSFET工作于高频之能力，不论其是工作于其线性范围或是作为一切换装置用。

主权项

1.一种沟式金属氧化物半导体场效电晶体(MOSFET)包含:一半导体晶片,在晶片主要表面上形成有一沟,此半导体晶片含:一第一传导率型之源极区,位于沟侧壁与主要表面的邻接处;一第二传导率型之本体区,位于源极区与沟侧壁之邻接处;及一第一传导率型之泄极区,位于沟底部的邻接处;此沟包含:一第一绝缘层邻接于沟底部;一传导遮蔽闸极覆盖于第一绝缘层之上并连接至一电压源;一第二绝缘层覆盖于传导层之上;及一传导主动闸极覆盖于第二绝缘层之上。2.根据申请专利范围第1项之沟式MOSFET,其中遮蔽闸极包含聚矽物掺杂有正或负杂质原子。3.根据申请专利范围第1项之沟式MOSFET,其中遮蔽闸极系连接至源极区。4.根据申请专利范围第1项之沟式MOSFET,其中第一绝缘层包含一氧化物。5.根据申请专利范围第1项之沟式MOSFET,其中第二绝缘层包含一氧化物。6.根据申请专利范围第1项之沟式MOSFET,其中沟包含一闸极绝缘层邻接于沟侧壁之本体区。7.根据申请专利范围第6项之沟式MOSFET,其中第一绝缘层有一厚度大于闸极绝缘层厚度。8.根据申请专利范围第7项之沟式MOSFET,其中第一绝缘层系至少为闸极绝缘层的两倍厚度。9.根据申请专利范围第6项之沟式MOSFET,其中第二绝缘层有一厚度大于闸极绝缘层厚度。10.根据申请专利范围第9项之沟式MOSFET,其中第二绝缘层系至少为闸极绝缘层的两倍厚度。11.根据申请专利范围第9项之沟式MOSFET,其中第一绝缘层有一厚度大于闸极绝缘层厚度。12.根据申请专利范围第11项之沟式MOSFET,其中第一绝缘层系至少为闸极绝缘层两倍厚度。13.根据申请专利范围第11项之沟式MOSFET,其中沟包含一第四绝缘层邻接传导遮蔽层与泄极区。14.根据申请专利范围第13项之沟式MOSFET,其中第四绝缘层有一厚度大于闸极绝缘层厚度。15.根据申请专利范围第1项之沟式MOSFET,其中沟包含第一与第二段,用以界定一平台。16.根据申请专利范围第15项之沟式MOSFET,其中平台内泄极区一部分在沟式MOSFET关闭时系呈空乏。17.根据申请专利范围第15项之沟式MOSFET,其中泄极区包含一大量掺杂区及一微量掺杂漂移区。18.根据申请专利范围第17项之沟式MOSFET,其中漂移区延伸至平台内,平台内漂移区一部分在沟式MOSFET关闭时系呈空乏。19.根据申请专利范围第17项之沟式MOSFET,其中平台内漂移区部分第一传导率型离子净电荷密度不大于51012cm-2,其量测系参考垂直于晶片主要平面,并自沟之第一段至第二段,整体计算整个平台之净掺杂浓度。20.根据申请专利范围第1项之沟式MOSFET,其中本体区第二传导率型离子净电荷密度不大于51012cm-2,其量测系参考平行于晶片主要平面,并整体计算源极区与本体区间之PN接合面及本体区与漂移区间之PN接合面二者之间本体区的净掺杂浓度。21.一种在半导体晶片中制造MOSFET之方法,包含:在半导体晶片中形成一沟,该沟包含一遮蔽闸极接触区,一主动装置区,及一主动闸极接触区;在沟底部形成一第一绝缘层;在该第一绝缘层上引进一第一层传导材料;在遮蔽闸极接触区之第一层传导材料上形成一罩面;蚀刻在主动装置及主动闸极接触区中之第一层传导材料;在主动装置与主动闸极接触区中引进一第二层传导材料,第二层传导材料系与第一层传导材料绝缘;连接该第一层传导材料至一定値电压;及连接该第二层传导材料至闸极驱动电路。22.根据申请专利范围第21项之方法,其中定电压系接地。23.根据申请专利范围第21项之方法,其中定电压系一定値DC电压。24.一种在半导体晶片中制造MOSFET之方法,包含:在沟之侧壁与底部生长一第一氧化层;在沟中沉积一第一聚矽层;在第一聚矽层遮蔽闸极接触区中形成一光阻罩面层;蚀刻主动装置与主动闸极接触区之第一聚矽层,使第一聚矽层表面置于沟之内侧;在主动装置与主动闸极接触区之第一聚矽层上生长一第二氧化层;在主动装置区生长一闸极氧化层;在主动装置与主动闸极接触区中之第一聚矽层上沉积一第二聚矽层;在邻接闸极氧化层之电晶体晶片上形成一本体区;及在半导体晶片中形成一源极区。25.根据申请专利范围第24项之方法,包含连接第一聚矽层至一定値电压。26.根据申请专利范围第24项之方法,包含连接第一聚矽层至源极区。27.根据申请专利范围第24项之方法,包含连接第二聚矽层至闸极驱动电路。图式简单说明:第1图系Gordon Ma et al.,“High Efficiency LDMOS Trench FETfor Low Voltage Wireless Communications",Proceedings of IEDM'96,91-94页所说明先前技艺种类的截面图。第2图系Ng et al美国专利号码5,918,137所说明MOSFET种类的截面图。第3图系先前技艺沟式MOSFET截面图。第4图系申请案号码[代理记录号码M-8200美国]所说明MOSFET种类的截面图。第5图系根据本发明之MOSFET第一实施例截面图。第6图系根据本发明之Barrier MOSFET截面图。第7图系界定根据本发明之Barrier MOSFET各种尺寸截面图。第8图与第9A-9B至13A-13B图系说明根据本发明之MOSFET制造程序步骤。