发明名称 |
半导体集成电路装置 |
摘要 |
本发明公开一种具有在除去了槽隔离的部分上形成的布线层的半导体集成电路装置。该装置具有:p型硅衬底在该p型硅衬底上形成并在该衬底上划分第1、第2半导体区域的浅槽隔离;在该浅槽隔离上形成的凹部和在该凹部内形成的导电层。然后,用该导电层使在第1器件区域内形成的n型源极/漏区域连接到在第2器件区域内形成的n型源极/漏区域上。 |
申请公布号 |
CN1267091A |
申请公布日期 |
2000.09.20 |
申请号 |
CN00104057.X |
申请日期 |
2000.03.16 |
申请人 |
株式会社东芝 |
发明人 |
北村章太 |
分类号 |
H01L27/115;H01L23/52;H01L21/82 |
主分类号 |
H01L27/115 |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王永刚 |
主权项 |
1、一种半导体集成电路装置,其特征是具备:在第1导电类型的半导体衬底内形成的槽,该槽在上述半导体衬底内对第1、第2器件区域进行隔离;在上述槽内形成的第1绝缘物,该第1绝缘物使上述第1、第2器件区域彼此间进行电绝缘;在上述第1器件区域内形成的第2导电类型的第1、第2半导体区域;在上述第2器件区域内形成的第2导电类型的第3、第4半导体区域;在上述第1、第2半导体区域的上述第1器件区域上边、上述第1绝缘物上边、和上述第3、第4半导体区域间的第2器件区域上边形成的栅极电极;在上述第1绝缘物上形成的凹部,该凹部使上述第1、第2半导体区域的至少一方从上述槽的一个侧壁上露出来,使上述第3、第4半导体区域的至少一方从上述槽的另一侧壁上露出来,和在上述凹部内形成的导电区域,该导电区域使上述第1、第2半导体区域的至少一方电连到上述第3、第4半导体区域的至少一方上。 |
地址 |
日本神奈川县 |