一种基于异构多核架构的导航解算装置

摘要

本发明涉及一种基于异构多核架构的导航解算装置，包括异构多核处理核心，通过输入接口控制芯片与异构多核处理核心连接的传感器输入接口，以及通过输出接口控制芯片与异构多核处理核心连接的数据输出接口；所述异构多核处理核心包括有可编程门阵列FPGA以及ARM双核处理器和DSP双核处理器；所述可编程门阵列FPGA连接有非易失性存储器和同步静态随机存储器DDR3；所述DSP连接有DDR3。本发明可有效的满足天、惯、卫及其深组合条件下高频导航信息输出及后续处理操作的实时性要求，并解决了多核系统中各个基本处理单元之间的高速数据交换机制和消息同步机制，硬件结构可扩展、可裁剪，能适应多种不同的导航需求和处理方法，具有较好的实时性，灵活性和可靠性。

主权项

一种基于异构多核架构的导航解算装置，其特征在于：包括：异构多核处理核心，通过输入接口控制芯片与异构多核处理核心连接的传感器输入接口，以及通过输出接口控制芯片与异构多核处理核心连接的数据输出接口；所述异构多核处理核心包括有可编程门阵列FPGA以及ARM双核处理器和DSP双核处理器；所述可编程门阵列FPGA连接有非易失性存储器和同步静态随机存储器DDR3；所述DSP双核处理器连接有同步静态随机存储器DDR3。