| 摘要 |
Układ nadzorczy typu watchdog charakteryzuje się tym, że wejście (We) stanowią połączone równolegle linie (1, 2, ..., n) portu wejściowego mikrokontrolera pierwszego (uP1) z liniami (1, 2, ..., n) portu wejściowego mikrokontrolera drugiego (uP2). Wejście zegarowe mikrokontrolera pierwszego (uP1) połączone jest z wejściem zegarowym mikrokontrolera drugiego (uP2). Wyjście bramki logicznej sumy (OR) połączone jest z wejściem resetującym mikrokontrolerów pierwszego (uP1) i drugiego (uP2). Wyjścia bramek alternatywy wykluczającej (X1, X2, ..., Xn) połączone są z wejściami bramki logicznej sumy (OR), linie (1, 2, ..., n) portu wyjściowego mikrokontrolera drugiego (uP2) połączone są z wejściami drugimi bramek alternatywy wykluczającej (X1, X2, ..., Xn). Linie (1, 2, ..., n) portu wyjściowego mikrokontrolera pierwszego (uP1) połączone są z wejściami pierwszymi bramek alternatywy wykluczającej (X1, X2,..., Xn) i stanowią wyjście (Wy). |
