| 摘要 |
Verfahren zur Herstellung eines Halbleiter-Bauelements, bei dem–auf einem Halbleitersubstrat eine dielektrische Schichtkombination (SK) mit Öffnungen im Bereich eines ersten Grabens und eines zweiten Grabens erzeugt wird, wobei die Öffnung für den ersten Graben eine geringere Breite aufweist als die Öffnung für den zweiten Graben,–eine Resistmaske (RM4) mit einer Öffnung für den ersten Graben auf der dielektrischen Schichtkombination erzeugt wird, wobei die Breite der Öffnung in der Resistmaske geringer ist als die Breite der Öffnung für den ersten Graben in der dielektrischen Schichtkombination,–auf der Resistmaske (RM4) eine weitere Resistmaske (RM5) mit Öffnungen für den ersten Graben und den zweiten Graben erzeugt wird,–das Halbleitersubstrat anisotrop und selektiv bezüglich des Materials der Resistmasken geätzt wird, wobei der erste Graben bis zu einer ersten Tiefe (d7) erzeugt wird,–die Struktur der weiteren Resistmaske (RM5) in die darunter liegende Resistmaske (RM4) übertragen wird, so dass im Bereich des zweiten Grabens das Halbleitersubstrat freigelegt wird,–das Halbleitersubstrat anisotrop und selektiv bezüglich des Materials der Resistmasken geätzt wird, wobei der erste Graben bis zu einer endgültigen Tiefe (d8) vertieft wird und der zweite Graben auf eine Tiefe (d9) geätzt wird, die geringer ist als die Tiefe (d8) des ersten Grabens,–ein Dielektrikum ganzflächig und kantenbedeckend in einer solchen Dicke abgeschieden wird, dass der erste Graben vollständig mit dem Dielektrikum befüllt ist, der zweite Graben aber noch teilweise geöffnet bleibt,–das Dielektrikum anisotrop geätzt wird, bis am Boden des zweiten Grabens das Halbleitersubstrat freigelegt ist, und–ein elektrisch leitfähiges Material ganzflächig und kantenbedeckend abgeschieden wird, bis der zweite Graben gefüllt ist und einen elektrischen Kontakt zu einer vergrabenen Struktur (VS) bildet. |
