发明名称 |
用于制造结构化的烧结连接层的方法以及具有结构化的烧结连接层的半导体器件 |
摘要 |
发明的基本构思是制造衬底(11)与芯片(13)之间的烧结层连接,其不仅建立衬底(11)与芯片(13)之间的良好电连接和热连接而且减小芯片(13)中的机械应力。本发明涉及一种用于制造烧结层(12)的方法,所述方法包括以下步骤:在衬底(11)的主表面(11a)的接触面(21)上结构化地施加由构成所述烧结层(12)的初始材料构成的多个烧结元件(22a、22b、22c);在所述烧结元件(22a、22b、22c)上设置待与所述衬底(11)连接的芯片(13);加热以及压缩所述烧结元件(22a、22b、22c)以制造连接所述衬底(11)和所述芯片(13)的结构化的烧结层(12),所述烧结层(12)在所述接触面(21)内延伸,其中,在所述衬底(11)上在所述接触面(21)的中部区域(21a)中所述烧结元件(22a、22b、22c)的表面覆盖密度大于在所述接触面(21)的边缘区域(21c)中所述烧结元件(22a、22b、22c)的表面覆盖密度,其中,从所述烧结元件(22a、22b、22c)中的每一个存在至少一个横向于所述衬底(11)的所述主表面(11a)延伸至所述接触面(21)的边缘的穿通通道(23)。在所述接触面(21)的中部区域(21a)中可以设置一个大面积的烧结元件(22a)并且在所述接触面(21)的边缘区域(21c)中可以设置多个例如圆形的烧结元件(22c)。所述烧结元件(22a、22b、22c)也可以具有凹口(24)。本发明还涉及一种相应的装置(10、10’、10’’)。 |
申请公布号 |
CN103635997A |
申请公布日期 |
2014.03.12 |
申请号 |
CN201280033105.6 |
申请日期 |
2012.06.26 |
申请人 |
罗伯特·博世有限公司 |
发明人 |
M·居耶诺;M·冈瑟;T·赫博特 |
分类号 |
H01L23/492(2006.01)I;H01L23/373(2006.01)I;H01L21/60(2006.01)I |
主分类号 |
H01L23/492(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
郭毅 |
主权项 |
一种用于制造烧结层(12)的方法,所述方法包括以下步骤:在衬底(11)的主表面(11a)的接触面(21)上结构化地施加由构成所述烧结层(12)的初始材料构成的多个烧结元件(22a、22b、22c);在所述烧结元件(22a、22b、22c)上设置待与所述衬底(11)连接的芯片(13);加热以及压缩所述烧结元件(22a、22b、22c)以制造连接所述衬底(11)和所述芯片(13)的结构化的烧结层(12),所述烧结层(12)在所述接触面(21)内延伸,其中,在所述衬底(11)上在所述接触面(21)的中部区域(21a)中所述烧结元件(22a、22b、22c)的表面覆盖密度大于在所述接触面(21)的边缘区域(21c)中所述烧结元件(22a、22b、22c)的表面覆盖密度,其中,从所述烧结元件(22a、22b、22c)中的每一个存在至少一个横向于所述衬底(11)的所述主表面(11a)延伸至所述接触面(21)的边缘的穿通通道(23)。 |
地址 |
德国斯图加特 |