发明名称 |
闪速存储器及相关方法 |
摘要 |
在一种操作方法中,闪速存储器单元经过编程,字线电压与闪速存储器单元耦合,以及在若干间隔上感测闪速存储器单元的状态,以便生成指明闪速存储器单元的状态的数据。在一种操作方法中,切断NAND闪速存储器的高速缓冲存储器中的锁存器,并且在锁存器被切断的同时来对锁存器进行初始化。读取电压与NAND闪速存储器中的所选闪速存储器单元的栅极耦合,其中所选闪速存储器单元与位线耦合,以及在位线上的电压改变的同时位线与锁存器的输入端耦合。 |
申请公布号 |
CN101573762B |
申请公布日期 |
2012.12.19 |
申请号 |
CN200780048999.5 |
申请日期 |
2007.12.21 |
申请人 |
英特尔公司 |
发明人 |
D·埃尔姆赫尔斯特;G·桑廷;M·因卡纳蒂;V·莫夏诺;E·多里奥 |
分类号 |
G11C16/02(2006.01)I;G11C16/10(2006.01)I |
主分类号 |
G11C16/02(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 72001 |
代理人 |
朱海煜;徐予红 |
主权项 |
一种用于在闪速存储器装置中读取和写入数据的方法,包括:对闪速存储器单元编程;将字线电压施加到所述闪速存储器单元;在多个时间间隔上感测所述闪速存储器单元的状态,以便生成指明所述闪速存储器单元的状态的多个数据,包括:在第一时间将耦合到所述闪速存储器单元的位线与感测电容耦合,以便生成第一数据;在第一时间将第一脉冲施加到耦合在所述位线和所述感测电容之间的偏压晶体管;在第二时间将所述位线与所述感测电容耦合,以便生成第二数据;在第二时间将第二脉冲施加到所述偏压晶体管;以及将读取电压施加到所述闪速存储器单元;在第三时间将第三脉冲施加到所述偏压晶体管;在第四时间将第四脉冲施加到所述偏压晶体管,所述第三脉冲和所述第四脉冲分别具有与所述第一脉冲和所述第二脉冲相同的时长并且以相同的时间间隔发生,使得所述位线在所述闪速存储器单元的编程被检验时并且在所述闪速单元被读取时以相同的时间间隔与所述感测电容耦合;以及在所述第四时间之后锁存来自所述感测电容的数据,以便读取所述闪速存储器单元的状态。 |
地址 |
美国加利福尼亚州 |