静态随机存储器中晶体管的测试结构

摘要

一种随机静态存储器中晶体管的测试结构，包括半导体衬底、第一堆叠栅与第二堆叠栅、第一至第四掺杂区域、介质层以及第一、第二和第三接触电极，所述第二接触电极与第二堆叠栅之间不相互连接。本发明的优点在于，除了缩短第二接触电极的长度，使其不与第二堆叠栅连接之外，并未对实际电路的设计结构进行改动，仍然保留了其余的掺杂区域和堆叠栅，在降低漏电电流的同时，可以尽量避免由于测试结构同实际电路的设计结构差别过大而导致测试结果不具有参考价值。

主权项

一种随机静态存储器中晶体管的测试结构，包括，半导体衬底；第一堆叠栅与第二堆叠栅，所述两个堆叠栅设置于半导体衬底的表面；第一至第四掺杂区域，所述第一与第二掺杂区域设置与第一堆叠栅的两侧，所述第三与第四掺杂区域设置与第二堆叠栅的两侧；介质层，所述介质层设置于半导体衬底的表面，且覆盖所述四个掺杂区域以及两个堆叠栅的表面，且于介质层中设置有容置接触电极的通孔；以及第一、第二和第三接触电极，所述三个接触电极位于介质层的通孔中，所述第一接触电极同第一掺杂区域电学连接；所述第二接触电极与第二掺杂区域电学连接，所述第三接触电极同第一堆叠栅电学连接；其特征在于，所述第二接触电极与第二堆叠栅之间为电学断接。