发明名称 垂直沟道型非易失性存储器件及其制造方法
摘要 一种垂直沟道型非易失性存储器件及其制造方法,该方法包括:在半导体衬底上交替形成多个牺牲层和多个层间介电层;蚀刻牺牲层和层间介电层,以形成用于沟道的多个第一开口,每个第一开口均暴露所述衬底;填充第一开口以形成从半导体衬底突出的多个沟道;蚀刻牺牲层和层间介电层,以形成用于除去沟道之间的牺牲层的第二开口;通过除去由第二开口暴露出的牺牲层来暴露沟道的侧壁;和在沟道的暴露出的侧壁上形成隧道绝缘层、电荷俘获层、电荷阻挡层和用于栅电极的导电层。
申请公布号 CN101764096A 申请公布日期 2010.06.30
申请号 CN200910165421.9 申请日期 2009.08.03
申请人 海力士半导体有限公司 发明人 赵兴在;金龙水;金范庸;崔源峻;安正烈
分类号 H01L21/8247(2006.01)I;H01L27/115(2006.01)I;H01L29/06(2006.01)I 主分类号 H01L21/8247(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 顾晋伟;王春伟
主权项 一种制造垂直沟道型非易失性存储器件的方法,所述方法包括:在半导体衬底上交替形成多个牺牲层和多个层间介电层;蚀刻所述牺牲层和所述层间介电层以形成用于沟道的多个第一开口,每个开口均暴露出所述半导体衬底;填充所述第一开口以形成从所述半导体衬底突出的多个沟道;蚀刻所述牺牲层和所述层间介电层,以形成用于除去所述沟道之间的所述牺牲层的第二开口;通过除去通过所述第二开口暴露的所述牺牲层,暴露所述沟道的侧壁;和在所述沟道的所述暴露侧壁上形成隧道绝缘层、电荷俘获层、电荷阻挡层和用于栅电极的导电层。
地址 韩国京畿道利川市