存储器系统

摘要

本发明提供一种存储器系统，其可存储小于块大小的数据和大于块大小的数据而不劣化写入效率，并且可根据该数据动态地改变并行度。根据本发明的一个实施例的存储器系统包括：DRAM 11；NAND存储器12；以及具有NAND控制器控制寄存器150的控制器，该NAND控制器控制寄存器150指定并行操作元件指定信息和相对于NAND接口140的数据地址，所述并行操作元件指定信息指示在数据存取时所使用的NAND存储器12中的并行操作元件120A至120D，该NAND接口140并联连接到各个并行操作元件120A至120D而用于存取基于该指定并行操作元件指定信息和该地址而选择的一个或多个并行操作元件120A至120D的地址；以及CPU 131，其根据存取的数据的类型来设定该NAND控制器控制寄存器150中的并行操作元件指定信息。

主权项

1.一种存储器系统，其包括：易失性第一存储单元；非易失性第二存储单元，其存储通过所述第一存储单元从主机装置传输的数据，其中存储器区域包括多个并行操作元件；以及控制器，其执行在所述第一存储单元与所述第二存储单元之间或者所述第二存储单元内的数据传送，其中所述控制器包括：接口指定单元，其相对于接口单元，指定并行操作元件指定信息和将要存取的数据的地址，所述并行操作元件指定信息指示所述第二存储单元中的将要用于存取所述数据的并行操作元件；所述接口单元，其并联连接到所述第二存储单元中的各个并行操作元件，用于存取基于由所述接口指定单元所指定的所述并行操作元件指定信息和所述地址而选择的所述第二存储单元中的一个或多个并行操作元件的地址；以及控制单元，其在数据存取时，根据将要存取的数据的类型，将用于所述数据存取的所述并行操作元件指定信息设定至所述接口指定单元。