准循环低密度奇偶校验码解码器及解码方法

摘要

本发明公开了一种准循环低密度奇偶校验码解码器，包括：初始化单元，接收来自通信信道的码字信息的对数似然比；译码单元，根据消息传递规则计算临近变量节点和校验节点之间的更新信息；译码收敛判决单元，根据每次迭代后的变量节点更新信息的收敛性或到达预定的最大迭代次数来判断译码结束；硬判决单元，根据译码后的变量节点信息的符号位进行硬判决得到码字。本发明还公开了一种准循环低密度奇偶校验码的解码方法，包括对校验矩阵H中的每一个非零位置初始化，迭代过程，尝试判决。本发明可以加快解码的收敛速度，降低量化带来的性能损失及减小解码器实现的复杂度。

主权项

1、一种准循环低密度奇偶校验码解码器，其特征在于，包括：初始化单元，与RAM功能单元连接，接收来自通信信道的码字信息的对数似然比，并将其按接收码字信息的顺序存入RAM功能单元的相应地址单元；解码单元，与RAM功能单元、ROM功能单元、译码收敛判决单元连接，根据消息传递规则计算临近变量节点和校验节点之间的更新信息；译码收敛判决单元，与解码单元连接，根据每次迭代后的变量节点更新信息的收敛性或到达预定的最大迭代次数来判断解码是否结束；硬判决单元，与RAM功能单元连接，根据解码后的变量节点信息的符号位进行硬判决得到码字；RAM功能单元，与初始化单元、解码单元、硬判决单元连接，存储校验节点更新信息和变量节点更新信息；ROM功能单元，与解码单元连接，提供H矩阵的图形结构特性。