闪存单元阵列、排列集成电路的方法

摘要

本发明提供闪存单元阵列、排列集成电路的方法。其中一排成多行和多列的闪存单元阵列包括：一第一行，包含多个单元。所述多个单元的每个包含多个闪存单元，一擦除栅极，一源极线，一字线，以及一局部控制栅极线。该擦除栅极线连接该第一行所有闪存单元的多个擦除栅极。该源极线连接该第一行所有闪存单元的多个源极节点。该字线连接该第一行所有闪存单元的多个字线节点。该局部控制栅极线只连接一单元内多个闪存单元的多个控制栅极，而在该第一行上的每条所述多条局部控制栅极线彼此互不相连。该阵列还包括多条位线，各自连接相同列上多个闪存单元的多条位线节点。

主权项

1.一种排成多行和多列的闪存单元阵列，该阵列包括：一第一行，包含多个单元，其中，所述多个单元中的每个包含：多个闪存单元；一擦除栅极线，连接该第一行上的所有所述多个闪存单元的多个擦除栅极；一源极线，连接该第一行上的所有所述多个闪存单元的多个源极节点；一字线，连接该第一行上的所有所述多个闪存单元的多个字线节点；以及一局部控制栅极线，连接该单元内所述多个闪存单元的多个控制栅极，其中，在该第一行上，每条局部控制栅极线互不相连；以及多条位线，连接相同列上多个所述多个闪存单元的多个位线节点。