发明名称 输出脉宽受限的相位频率检测器及其方法
摘要 本发明提供输出频宽受到限制的相位频率检测器与其相关方法。本发明所揭示的相位频率检测器会产生与一第一信号及一第二信号间的相位差或频率差相对应的一第一输出信号与一第二输出信号。当该第一、第二信号间的相位差大于一预定延迟量时,则该第一输出信号的脉宽会受到限制,以使得该相位频率检测器具有一受限的等效输出脉宽。
申请公布号 CN101051838A 申请公布日期 2007.10.10
申请号 CN200610159924.1 申请日期 2006.09.26
申请人 联发科技股份有限公司 发明人 张湘辉
分类号 H03L7/085(2006.01);H03L7/08(2006.01) 主分类号 H03L7/085(2006.01)
代理机构 北京三友知识产权代理有限公司 代理人 任默闻
主权项 1.一种相位频率检测器,其特征在于,包含有:一第一边缘检测器,用来检测一第一信号的第一类边缘以产生一第一检测信号,并依据一第一控制信号来改变所述第一检测信号的准位;一第一闩锁单元,耦接于所述第一边缘检测器,用来闩锁所述第一检测信号以产生一第一输出信号,并依据一第三控制信号来改变所述第一输出信号的准位;一第一延迟单元,耦接于所述第一闩锁单元,用来延迟所述第一输出信号以产生一第一延迟信号;一第二边缘检测器,用来检测一第二信号的第一类边缘以产生一第二检测信号,并依据一第二控制信号来改变所述第二检测信号的准位;一第二闩锁单元,耦接于所述第二边缘检测器,用来闩锁所述第二检测信号以产生一第二输出信号,并依据所述第三控制信号来改变所述第二输出信号的准位;一第二延迟单元,耦接于所述第二闩锁单元,用来延迟所述第二输出信号以产生一第二延迟信号;一组合逻辑,耦接于所述第一、第二闩锁单元,用来对所述第一输出信号与所述第二输出信号进行一预定逻辑运算,以产生所述第三控制信号;一第一逻辑单元,耦接于所述第一延迟单元、所述组合逻辑与所述第一边缘检测器,用来对所述第一延迟信号与所述第三控制信号进行一第一逻辑运算,以产生所述第一控制信号;以及一第二逻辑单元,耦接于所述第二延迟单元、所述组合逻辑与所述第二边缘检测器,用来对所述第二延迟信号与所述第三控制信号进行一第二逻辑运算,以产生所述第二控制信号。
地址 中国台湾新竹科学工业园区