可降低导通电阻的功率半导体结构及其制造方法

摘要

本发明提供一种可降低导通电阻(Ron)的功率半导体(DMOS)结构及其制造方法，其中主要是在多晶硅结构的蚀刻完成后，利用具倾斜植入角度及可选择适当植入深度的离子植入方式，将第一传导型态的不纯物直接植入受接面场效晶体管(JFET)影响的磊晶区域内，且该第一传导型态的不纯物将受到该多晶硅结构的阻挡，而不会直接植入通道区域。藉此，可有效地令该通道区域不受该不纯物增加量的影响，且在启始电压不会改变的条件下，可缩短该通道区域的长度，以降低该通道区域的电阻，并在增加该不纯物的量后，可再降低该磊晶区域顶部的电阻。

主权项

1、一种可降低导通电阻的功率半导体结构的制造方法，其特征在于，包括下列步骤：提供一基板；形成一第一传导型态的磊晶区域于该基板的上端；形成一栅极区域于该磊晶区域的上端；形成一个或复数个第二传导型态的体区域于该磊晶区域的顶部；形成复数个源极区域于该体区域的顶部；其中该体区域的上表面设有一通道区域，该通道区域被遮蔽于该栅极区域的下端；以及利用具倾斜植入角度及可选择植入深度的离子植入方式，将第一传导型态的不纯物倾斜植入受接面场效晶体管影响的磊晶区域内，以形成一第一传导型态的中浓度磊晶区域。