| 主权项 |
1.一种用以程式化一微电子记忆体装置(microelectronic memory device)之电路,该电路包含:一第一输入耦合至该记忆体装置之一第一区域;以及一第二输入耦合至一第一开关与一第二开关,该第一开关耦合至一电压源(voltage source),而该第二开关耦合至接地(ground);其中该电路系用以提供一第一偏压(bias)与一第二偏压给该记忆体装置,其中该第一偏压的极性与该第二偏压的极性相反。2.如申请专利范围第1项所述之电路,其中该第一开关与第二开关形成一CMOS装置。3.如申请专利范围第2项所述之电路,其中该CMOS装置之一输出系耦合至该记忆体装置之一第二区域。4.如申请专利范围第1项所述之电路,其中该记忆体装置包含一第一电极、一第二电极以及介于该第一电极与该第二电极之间的一离子导体(ionconductor)。5.如申请专利范围第4项所述之电路,其中该离子导体包含一硫系化合物(chalcogenide)物质。6.一种用以可逆地(reversibly)改变一微电子装置之一电子特性之电路,该电路包含:一写入输入(write input)耦合至该微电子装置之一第一区域;一选择开关(select switch)耦合于该写入输入与该微电子装置之第一区域之间;一第一开关耦合至该写入输入与一电压源;以及一第二开关耦合至该写入输入与接地(ground),其中该第一开关与该第二开关耦合至该微电子装置之一第二区域,以及其中该电路系用以提供一第一偏压(bias)与一第二偏压给该微电子装置,其中该第一偏压的极性与该第二偏压的极性相反。7.如申请专利范围第6项所述之电路,其中该第一开关与第二开关形成一CMOS装置。8.如申请专利范围第7项所述之电路,其中该选择开关包含一MOS电晶体(transistor)。9.如申请专利范围第6项所述之电路,其中该微电子装置包含一离子导体物质,系选自以下的族群:玻璃(glass)、半导体物质(semiconductor material)、硫系化合物(chalcogenide)物质以及高分子聚合物(polymer)物质。10.如申请专利范围第6项所述之电路,其中该第一区域包含可溶性电极物质。11.如申请专利范围第6项所述之电路,其中该第二区域包含惰性电极物质。12.如申请专利范围第6项所述之电路,其中该第一区域包含惰性电极物质。13.如申请专利范围第6项所述之电路,其中该第二区域包含可溶性电极物质。14.如申请专利范围第6项所述之电路,进一步包含复数个微电子装置耦合至该第一开关与该第二开关。15.如申请专利范围第14项所述之电路,进一步包含复数个选择开关耦合至该写入输入。16.一种用以程式化一可程式结构之电路,该电路包含:一写入输入(write input)耦合至该结构之一第一区域;一CMOS电晶体,该CMOS电晶体之一输出耦合至该结构之一第二区域与该写入输入;以及一选择电晶体(select transistor)耦合于该写入输入与该可程式结构之间,其中该可程式结构包含一离子导体与分布于该离子导体内之传导物质(conductivematerial)。17.如申请专利范围第16项所述之电路,进一步包含复数个可程式结构耦合至该CMOS电晶体之输出。18.如申请专利范围第16项所述之电路,进一步包含复数个选择电晶体耦合至该写入输入。19.如申请专利范围第16项所述之电路,其中该选择电晶体系一MOS电晶体。图式简单说明:图1、2与4系本发明中形成于一基座表面的可程式结构的截面图示;图3系电流-电压图,系用来绘示本发明所揭示的装置的电流与电压特性;图5与6系本发明的一个实施例中的记忆体装置的一部份;以及图7至10系本发明所揭示之程式电路。 |
