| 主权项 |
1.一种可避免电磁干扰之半导体封装件,系包括:承载件;至少一晶片,系接置于该承载件上且电性连接至该承载件;以及封装胶体,系形成于该承载件上以包覆该晶片,且该封装胶体中系包括一电磁波撷取层,以撷取该晶片所产生之电磁波,其中,该电磁波撷取层系为一填充有多数多孔性金属粒子的有机材料。2.如申请专利范围第1项之可避免电磁干扰之半导体封装件,其中,该电磁波撷取层系将所撷取之电磁波转换成热量。3.如申请专利范围第1项之可避免电磁干扰之半导体封装件,其中,该电磁波撷取层系形成于该封装胶体之表面。4.如申请专利范围第1项之可避免电磁干扰之半导体封装件,其中,该电磁波撷取层系形成于该封装胶体之内。5.如申请专利范围第1项之可避免电磁干扰之半导体封装件,其中,该电磁波撷取层系以印刷(ScreenPrinting)技术而形成。6.如申请专利范围第1项之可避免电磁干扰之半导体封装件,其中,该电磁波撷取层系藉该多孔性金属粒子而撷取该电磁波,进而减低该电磁波之能量。7.如申请专利范围第1项之可避免电磁干扰之半导体封装件,其中,该电磁波撷取层之有机材料系与该封装胶体为同一材料。8.如申请专利范围第1项之可避免电磁干扰之半导体封装件,其中,该电磁波撷取层之有机材料系与该封装胶体为不同材料。9.如申请专利范围第1项之可避免电磁干扰之半导体封装件,其中,该半导体封装件复包括一接置于该封装胶体上之散热片。10.如申请专利范围第1项之可避免电磁干扰之半导体封装件,其中,该晶片系以焊线(Wire Bond)方式电性连接至该承载件。11.如申请专利范围第1项之可避免电磁干扰之半导体封装件,其中,该晶片系以覆晶(Flip Chip)方式电性连接至该承载件。12.如申请专利范围第1项之可避免电磁干扰之半导体封装件,其中,该承载件系为一基板。13.如申请专利范围第1项之可避免电磁干扰之半导体封装件,其中,该承载件系为一导线架。14.一种可避免电磁干扰之半导体封装件制法,其步骤系包括:制备一承载件;将至少一晶片接置于该承载件上,并电性连接该承载件与该晶片;于该承载件上形成一封装胶体以包覆该晶片;以及于该封装胶体上形成一电磁波撷取层,以撷取该晶片所产生之电磁波,其中,该电磁波撷取层系为一填充有多数多孔性金属粒子的有机材料。15.如申请专利范围第14项之可避免电磁干扰之半导体封装件制法,其中,该电磁波撷取层系将所撷取之电磁波转换成热量。16.如申请专利范围第14项之可避免电磁干扰之半导体封装件制法,其中,该电磁波撷取层上复接置有一散热片。17.如申请专利范围第14项之可避免电磁干扰之半导体封装件制法,其中,该电磁波撷取层上复形成有一封装胶体。18.如申请专利范围第14项之可避免电磁干扰之半导体封装件制法,其中,该电磁波撷取层系以印刷(Screen Printing)技术而形成。19.如申请专利范围第14项之可避免电磁干扰之半导体封装件制法,其中,该电磁波撷取层系藉该多孔性金属粒子而撷取该电磁波,进而减低该电磁波之能量。20.如申请专利范围第14项之可避免电磁干扰之半导体封装件制法,其中,该电磁波撷取层之有机材料系与该封装胶体为同一材料。21.如申请专利范围第14项之可避免电磁干扰之半导体封装件制法,其中,该电磁波撷取层之有机材料系与该封装胶体为不同材料。22.如申请专利范围第14项之可避免电磁干扰之半导体封装件制法,其中,该晶片系以焊线(Wire Bond)方式电性连接至该承载件。23.如申请专利范围第14项之可避免电磁干扰之半导体封装件制法,其中,该晶片系以覆晶(Flip Chip)方式电性连接至该承载件。24.如申请专利范围第14项之可避免电磁干扰之半导体封装件制法,其中,该承载件系为一基板。25.如申请专利范围第14项之可避免电磁干扰之半导体封装件制法,其中,该承载件系为一导线架。图式简单说明:第1图系本发明之可避免电磁干扰半导体封装件的较佳实施例剖视图;第2A至2D图系本发明之可避免电磁干扰半导体封装件的较佳实施例之制法流程图;第3图系本发明之可避免电磁干扰半导体封装件的第二实施例剖视图;第4图系本发明之可避免电磁干扰半导体封装件的第三实施例剖视图;第5图系本发明之可避免电磁干扰半导体封装件的第四实施例剖视图;第6图系本发明之可避免电磁干扰半导体封装件的第五实施例剖视图;第7图系习知半导体封装件之剖视图;第8A图系习知设置有金属遮罩之半导体封装件剖视图;以及第8B图系习知设置有金属遮罩之半导体封装件的电磁波反射示意图。 |
