| 摘要 |
Es wird ein Steuergerät mit einer getakteten Datenübertragung zwischen einem Prozessor (muC) und wenigstens einer weiteren Schaltung (ASIC 1, 2, n) vorgeschlagen, wobei der Prozessor (muC) selbst den Takt (SCKr) ausgibt. Der Prozessor (muC) überwacht den Takt (SCKr) anhand von den Ausgangssignalen wenigstens zweier Taktausgänge (10, 11).
|
