| 主权项 |
1.一种积体电路封装方法,系依序包括:晶圆研磨、晶圆贴片、晶圆切割、晶粒上片、焊线方法,使数晶粒分别固定于导线架其各导线架单元上,该导线架单元系具有复数排列状引指;并具有金属线连接于晶粒其电性接点与导线架单元之各引指间,以提供后续封装作业,其特征在于:后续封装作业包括:(a)选定该晶粒实施有金属线构成可对外电性连接之部位,使用熔融呈适黏之液态封胶材料直接进行点胶,藉此密封该金属线之电性连接部位;(b)再将点置完成的封胶材料施以适温烘烤,进一步令该封胶材料固化成封胶体;(c)最后运用刀具冲切方式,将各导线架单元之引指外端多余的材料切除,并藉此分离成为结构中包括有晶粒、导线架单元、复数引指、金属线及封胶体之积体电路者。2.如申请专利范围第1项所述之积体电路封装方法,其中,该后续封装作业包括晶粒一面实施有金属线构成可对外电性连接之部位,预先覆盖一有板片,该板片系于对应金属线之电性连接部位设有一开孔,藉此将封胶材料置于板片上面透过刮刀推移封胶材料而填满开孔,藉此使封胶材料密封金属线之电性连接部位。图式简单说明:第一图为习知积体电路组成结构之断面示意图。第二图为习知积体电路与导线架其他部位切割分离之示意图。第三图为本发明积体电路封装制程之流程示意图。第四图为本发明晶圆贴片制造方法之示意图。第五图为本发明导线架及导线架单元结构之示意图。第六图为本发明焊线制造方法之示意图。第七图为本发明点胶制造方法之示意图。第八图为本发明切单制造方法之示意图。第九图为本发明积体电路组成结构之断面示意图。第十图为本发明积体电路组成结构之底视立体图。第十一图为本发明涂部封胶材料之实施示意图。 |
