| 主权项 |
1.一种堆叠形式半导体装置,其由堆叠复数个半导体装置所组成,其中:位于一第一半导体装置的两侧之铅条的前端,该第一半导体装置于固定期间被置放于一最外缘的位置,该些铅条的前端被向内弯曲,以至于该些前端将固定住堆叠在该第一半导体装置背面上之一第二半导体装置。2.如申请专利范围第1项所述之堆叠形式半导体装置,其中,该第一半导体装置的该些铅条被形成为〝J〞形状。3.如申请专利范围第1项所述之堆叠形式半导体装置,其中,锡球被提供于该第一半导体装置的该些铅条与该第二半导体装置的铅条之间。4.如申请专利范围第1项所述之堆叠形式半导体装置,其中,该第二半导体装置的铅条被置放于该第一半导体装置的铅条内侧。5.一种堆叠形式半导体装置之制造方法,其中:一第二半导体装置被堆叠于一第二半导体装置的背面,该第一半导体装置在其两侧具有铅条,并且藉由将该第一半导体装置的该些铅条的前端向内弯曲而固定住该第二半导体装置。6.如申请专利范围第5项所述之堆叠形式半导体装置之制造方法,其中,锡球被提供于该第一半导体装置的该些铅条与该第二半导体装置的铅条之间。7.一种半导体装置,具有跨于该半导体装置正面与反面的铅条,该些铅条被提供于该半导体装置的两侧。8.如申请专利范围第7项所述之半导体装置,具有锡球,位于该些铅条的正面与反面。9.一种堆叠形式半导体装置,其由堆叠复数个半导体装置所组成,其中:于固定期间,堆叠于一第一半导体装置正面之一第二半导体装置被置放于最外缘的位置,固定于该第一半导体装置两侧的铅条之内侧,并且该些铅条被形成海鸥翼状。10.如申请专利范围第9项所述之堆叠形式半导体装置,其中,锡球被提供于该第二半导体装置背面的铅条位置。11.一种半导体装置之固定方法,其中:排列两侧具有向外铅条的一第一半导体装置,以及排列背面的铅条内侧具有锡球之一第二半导体装置,使得在一基底表面上该第二半导体装置被排列于该第一半导体装置的内侧,固定该第一半导体装置与该第二半导体装置于该基底表面上。12.如申请专利范围第11项所述之固定方法,其中,该第一半导体装置与该第二半导体装置同时被固定于该基底表面上。13.一种堆叠形式半导体装置,其由堆叠复数个半导体装置所组成,其中:铅条被提供于一第一半导体装置的背面,于固定期间该第一半导体装置被置放于最外缘的位置,以及铅条被提供于一第二半导体装置的两侧,该第二半导体装置堆叠于该第一半导体装置的背面,藉由锡球而电性连接。14.如申请专利范围第13项所述之堆叠形式半导体装置,其中,该第二半导体装置的该些铅条被形成为〝J〞形状。15.一种堆叠形式半导体装置之制造方法,其中:排列背面的铅条外侧处具有锡球之一第一半导体装置,以及排列两侧具有向内铅条的一第二半导体装置,而堆叠该第一半导体装置与该第二半导体装置,并且藉由锡球该第一半导体装置的该铅条与该第二半导体装置的铅条相互电性连接。16.一种半导体装置之固定方法,其中:排列背面外侧的铅条处具有锡球之一第一半导体装置,以及排列两侧具有向内铅条的一第二半导体装置,而堆叠该第一半导体装置与该第二半导体装置于一基底表面上,并且该第一半导体装置与该第二半导体装置同时被固定于该基底表面上。17.一种堆叠形式半导体装置,包括:一第一半导体装置,具有从其两侧延伸之复数个铅条;以及一第二半导体装置,放置于该第一半导体装置的内侧,在其背面提供有球电极。18.如申请专利范围第17项所述之堆叠形式半导体装置,其中,该第一半导体装置的该些铅条与该第二半导体装置的该些球电极以形成于一基底表面上之一导体图案共接。图式简单说明:第一图是一种第一半导体装置的前视图,其最佳用以应用于制造本发明第一实施例之堆叠形式半导体装置;第二图是一种第二半导体装置的前视图,其最佳用以应用于制造本发明第一实施例之堆叠形式半导体装置;第三图是第二半导体装置的背面透视图;第四图是第三图中沿着A-A线的放大剖面图;第五图显示一种制造本发明第一实施例之此堆叠形式半导体装置的制造步骤;第六图是本发明第一实施例之一种堆叠形式半导体装置的前视图;第七图是本发明第二实施例之一种半导体装置的前视图;第八图是一种堆叠半导体装置的前视图,其为本发明第二实施例中半导体装置的前表面堆叠一第二半导体所组成;第九图是本发明第三实施例之一种半导体装置的前视图;第十图是一种堆叠半导体装置的前视图,其为本发明第三实施例中半导体装置的前表面堆叠一第二半导体装置所组成;第十一图是本发明第四实施例之一种堆叠形式半导体装置的前视图;第十二图是一种分解视图,显示在一基底表面固定本发明第四实施例之堆叠形式半导体装置之方法;第十三图是本发明第五实施例之一种堆叠形式半导体装置的前视图;第十四图是一种分解视图,显示制造本发明第五实施例之堆叠形式半导体装置之方法,同时于一基底表面固定之;第十五图是一种DIP形式半导体装置的前视图;第十六图是一种在一堆叠形式半导体装置中的半导体装置的前视图,藉由垂直堆叠DIP形式半导体装置完成堆叠形式半导体装置;第十七图是一种SOJ形式半导体装置的前视图;以及第十八图是一种堆叠形式半导体装置视图,其由在一SOJ半导体装置的前表面堆叠一DIP形式半导体装置所组成。 |
