| 主权项 |
2.如申请专利范围第1项所述之装置,其中该延伸指 令更包含依据该微处理器指令集所架构化地指定 之复数个资料项目。3.如申请专利范围第2项所述 之装置,其中该些架构化地指定之资料项目包含一 运算码项目,用以指定该运算。4.如申请专利范围 第3项所述之装置,其中该延伸前置码指定了使用 该架构延伸项于该运算之执行时,所必需之资讯。 5.如申请专利范围第2项所述之装置,其中该延伸前 置码包含复数个位元,且其中该些位元之逻辑状态 指定了该微处理器指令集之复数个架构延伸项。6 .如申请专利范围第1项所述之装置,其中该延伸前 置码包含8个位元。7.如申请专利范围第1项所述之 装置,其中该微处理器指令集包含x86指令集。8.如 申请专利范围第7项所述之装置,其中该延伸指令 标记包含x86指令集之运算码F1(ICE BKPT)。9.如申请 专利范围第1项所述之装置,其中该对应之微指令 包含一微运算码栏位与一微运算码延伸项栏位。 10.如申请专利范围第9项所述之装置,其中该延伸 执行逻辑使用该微运算码延伸项栏位,以决定该架 构延伸项,且其中该延伸执行逻辑使用该微运算码 栏位以决定该运算。11.如申请专利范围第1项所述 之装置,其中该转译逻辑包含: 一逸出指令侦测逻辑,用于侦测该延伸指令标记; 以及 一延伸前置码解码逻辑,耦接至该逸出指令侦测逻 辑,用以转译该延伸前置码,并对该对应微指令内 之一微运算码延伸项栏位进行组态,该微运算码延 伸项栏位指定了该架构延伸项。12.如申请专利范 围第11项所述之装置,其中该转译逻辑更包含: 一指令解码逻辑,用以组态该对应微指令内之其他 栏位,该其他栏位依据该微处理器指令集指定该运 算。13.一种用于一微处理器中之指令延伸机制,包 含: 一指令延伸项,组态为指示该微处理器于一指定运 算执行时,可使用一延伸架构特征,其中该指令延 伸项包含一指令集架构其中之一指令,该指令后则 接着一n位元延伸特征前置码,该指令指出该指令 延伸项,而该n位元延伸特征前置码则指出该延伸 架构特征;以及 一转译器,组态为接收该指令延伸项,并产生一微 指令序列,该序列指示一延伸执行逻辑于执行该指 定运算时,应用该延伸架构特征。14.如申请专利范 围第13项所述之指令延伸机制,更包含: 复数个指令部分,耦接至该指令延伸项,组态为指 定该指定运算。15.如申请专利范围第14项所述之 指令延伸机制,其中该些指令部分系依照该指令集 架构加以格式化。16.如申请专利范围第13项所述 之指令延伸机制,其中该n位元延伸特征前置码之 値系映射至复数个补充该指令集架构之延伸架构 特征。17.如申请专利范围第13项所述之指令延伸 机制,其中该n位元延伸特征前置码包含8个位元。 18.如申请专利范围第13项所述之指令延伸机制,其 中该指令集架构系x86指令集架构。19.如申请专利 范围第18项所述之指令延伸机制,其中该指令包含x 86指令集架构之ICE BKPT指令(即运算码F1)。20.如申 请专利范围第13项所述之指令延伸机制,其中该微 指令序列包含一微运算码栏位与一微运算码延伸 项栏位。21.如申请专利范围第20项所述之指令延 伸机制,其中该微运算码栏位指示该延伸执行逻辑 执行该指定运算,而该微运算码延伸项栏位指示该 延伸执行逻辑使用该延伸架构特征。22.如申请专 利范围第13项所述之指令延伸机制,其中该转译器 包含: 一逸出指令侦测器,用以侦测该指令;以及 一延伸前置码解码器,耦接至该逸出指令侦测器, 用以转译该n位元延伸特征前置码,并产生该微指 令序列内一微运算码延伸项栏位。23.一种指令集 延伸模组,包含: 一逸出标记,由一微处理器之转译器所接收,并指 出一对应指令之附随部分系指定了一微处理器所 要执行之一延伸运算,其中该逸出标记为一微处理 器指令集内一既有指令;以及 一延伸特征指定元,耦接至该逸出标记,且为该附 随部分其中之一,用以指定该延伸运算之一补充部 份,该补充部分系补充由该微处理器指令集所提供 之部分。24.如申请专利范围第23项所述之指令集 延伸模组,其中该附随部分之剩余者系依据该微处 理器指令集,组态为指定该延伸运算之一基本部分 ,且其中该基本部分与该补充部分一起指定该延伸 运算。25.如申请专利范围第24项所述之指令集延 伸模组,其中该附随部分之剩余者包含一运算码位 元组与选用之位址指定元位元组。26.如申请专利 范围第23项所述之指令集延伸模组,其中该延伸特 征指定元包含一8位元资料项目。27.如申请专利范 围第23项所述之指令集延伸模组,其中该微处理器 指令集系x86微处理器指令集。28.如申请专利范围 第27项所述之指令集延伸模组,其中该既有指令包 含x86指令集架构之ICE BKPT指令(即运算码F1)。29.如 申请专利范围第23项所述之指令集延伸模组,其中 该微处理器转译器将该逸出标记与该附随部分转 译成对应的微指令,该对应的微指令系指示一延伸 执行逻辑去执行该延伸运算。30.如申请专利范围 第23项所述之指令集延伸模组,其中该微处理器转 译器包含: 一逸出标记侦测逻辑,用以侦测该逸出标记,并指 示该附随部分的转译动作需依据延伸转译常规( conventions);以及 一解码逻辑,耦接至该逸出标记侦测逻辑,用以依 据该延伸转译常规执行该附随部分的转译动作,以 致能该延伸运算。31.一种延伸一微处理器指令集 之方法,包含: 提供一延伸指令,该延伸指令包括一延伸标记以及 一延伸前置码,其中该延伸标记系该微处理器指令 集之其中之一指令; 透过该延伸前置码与该延伸指令之其余部分指定 所要执行之一延伸运算,其中该延伸运算使用了一 不能由该微处理器指令集中之指令来加以指定的 微处理器之一架构特征;以及 在该延伸运算的执行中应用该架构特征。32.如申 请专利范围第31项所述之方法,其中该指定所要执 行之该延伸运算的动作包含: 首先指定该延伸运算之一习用(conventional)部分,该 首先指定之动作使用了该微处理器指令集中另一 个指令;以及 其次指定该延伸运算之一补充部分,该其次指定之 动作使用了该延伸前置码。33.如申请专利范围第 31项所述之方法,其中该提供延伸指令之动作包含 使用一8位元大小之延伸前置码。34.如申请专利范 围第31项所述之方法,其中该提供延伸指令之动作 包含使用x86微处理器指令集其中一指令作为该延 伸标记。35.如申请专利范围第34项所述之方法,其 中该使用x86微处理器指令集之该指令的动作包含 选取x86 ICE BKPT指令(即运算码F1)作为该延伸标记。 36.如申请专利范围第31项所述之方法,其中该应用 该架构特征的动作包含: 将该延伸指令转译为指示该微处理器执行该延伸 运算之微指令;以及 于一延伸执行逻辑内,执行该微指令以进行该延伸 运算。37.如申请专利范围第36项所述之方法,其中 该转译延伸指令的动作包含: 于一转译逻辑内,侦测该延伸标记;以及 依照延伸转译规则解码该延伸前置码与该延伸指 令之其余部分。图式简单说明: 图一系为一相关技术之微处理器指令格式的方块 图; 图二系为一表格,其描述一指令集架构之指令,如 何对应至图一指令格式内一运算码位元组之位元 逻辑状态; 图三系为本发明之延伸指令格式的方块图; 图四系为一表格,其显示依据本发明,延伸架构特 征如何对应至一8位元延伸前置码实施例中位元的 逻辑状态; 图五系为解说本发明用以执行延伸指令之一管线 化微处理器之方块图; 图六系为图五微处理器内转译阶段逻辑之细部的 方块图; 图七系为描述本发明用以转译与执行延伸指令的 方法之运作流程图。 |
