发明名称 | 分立基板的制造方法 | ||
摘要 | 本发明的任务是提供一种以具有低位错密度的分立基板为对象,可以方便地获得所需位错密度的制造方法。本发明所提供的解决方法是在制造平均位错密度在5000个/厘米<SUP>2</SUP>以下时的低位错密度的分立基板时,在一定范围内调整扩散前的原料晶片厚度并实施扩散。 | ||
申请公布号 | CN1152415C | 申请公布日期 | 2004.06.02 |
申请号 | CN98115549.9 | 申请日期 | 1998.06.30 |
申请人 | 直江津电子工业株式会社 | 发明人 | 佐藤勉 |
分类号 | H01L21/22;H01L21/322 | 主分类号 | H01L21/22 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 何腾云 |
主权项 | 1.一种硅半导体晶片的分立基板的制造方法,它由硅半导体晶片的一侧为扩散层Xj、另一侧为非扩散层Xi的两层结构构成,其非扩散层的平均表面位错密度在5000个/厘米2以下,其特征在于,对硅半导体晶片进行研磨加工,由于此时的加工变形所残存的扩散前的原料晶片厚度T(单位…μm)由下述的公式(1)表示:T=2Xj+Xi+α …(1)通过满足构成分立基板时所需要的位错密度的方式,由位于80<α≤930的范围内的公式(1)中的α值确定其预定的扩散前的原料晶片厚度,并对这一原料晶片实施扩散后,便可以获得由两层结构构成的、具有所需要的位错密度的分立基板。 | ||
地址 | 日本新泻县 |