| 摘要 |
一种适用于半导体装置之配线构造之制造方法，系于形成在基板(11)上之层间绝缘膜(41)上，形成导电体栓塞(plug)及镶嵌(damascene)配线者，其具备有：在前述层间绝缘膜(41)表面以及形成于前述层间绝缘膜(41)之配线凹部(42)之内表面，形成由TiN／Ti层所构成之阻障金属层(43)之阻障金属层形成制程；在前述配线凹部(42)埋入导电体层之导电体层形成制程；以及藉由研磨将额外堆积之前述导电体层予以去除之研磨制程，其中，在前述阻障金属层形成制程之TiN层形成制程中，前述基板(11)之温度系保持在200℃以上且300℃以下，而降低成膜后之阻障金属层(43)之残留应力。 |
