高速缓存数据区段的配置与初始化机制

摘要

本发明提供一种对内存内一区段的快取线执行排他的预取与初始化的微处理器装置。该装置包含转译逻辑与执行逻辑。该转译逻辑将区段配置与初始化指令转译成一微指令序列，用以命令微处理器预取处于排他状态的一区段的快取线，并且将该区段的该快取线初始化成一指定数值。该执行逻辑是耦接至该转译逻辑。该执行逻辑接收该微指令序列发出作业至要求处于该排他状态区段的快取线的一内存总线上，并且将该区段的该快取线初始化成该指定数值。

主权项

1.一种微处理器装置，其特征在于，是用以执行来自内存的一区段数据的配置与初始化，该装置包含：一转译逻辑，组态成将一区段配置及初始化指令转译成一微指令序列，用以命令一微处理器预取处于排他状态的一指定数量的快取线，并且将该指定数量的该快取线初始化成一指定值；以及一执行逻辑，是耦接至该转译逻辑，组态成接收该微指令序列，发出作业至要求处于该排他状态的该指定数量快取线的一内存总线上，并将该指定数量快取线初始化成该指定值。