| 主权项 |
1.一种半导体积体电路,其包含:一组其中流动第一偏压电流之调整电路,该调整电路之转动率是取决于该第一偏压电流:一组其中流动第二偏压电流之该调整电路之复制电路,该第二偏压电流之数値是大致地等于该第一偏压电流;一组被组态以重复程序之评估电路,该程序包含:重置其之一组输出;得到在所给予的时间之该复制电路之输出的第一値和第二値之间的差量,该第一和该第二値是分别为在所给予値已阶段式地被输入复制电路之后当经过第一和第二时间区间时的分别数値;并且连续地相加该等差量;一组比较器电路,其用以比较利用连续地相加所得到的数値与一组参考値;以及一组偏压调整电路,其依据在每一该所给予的时间之比较器电路比较结果而改变该第二偏压电流。2.如申请专利范围第1项之半导体积体电路,其中该评估电路包含:一组减法/积分电路,其积分在该第一输出値和该第二输出値之间各差量;以及一组控制电路;其中该控制电路是被组态以便(1)导致该减法/积分电路的积分被重置;(2)以该所给予次数重复一程序,该程序包含:导致该复制电路被重置;接着导致该所给予値被阶段式地输入至该复制电路;在自从该阶段式地输入后在该第一时间区间已经过时之后或者直至该时刻,导致该复制电路之该输出作为该第一値而被提供至该减法/积分电路;接着导致该复制电路被重置;接着该所给予値被阶段式地输入至该复制电路;在自从该阶段式地输入后在该第二时间区间已经过时之后或者直至该时刻,导致该复制电路之该输出作为该第二値而被提供至该减法/积分电路;并且重复该(1)和(2)之程序。3.如申请专利范围第2项之半导体积体电路,其中该偏压调整电路被组态以反应于该比较器电路关于该连续地相加値是较大于该参考値之判断而阶段地上升该偏压电流,其中该控制电路被组态以反应于该连续地相加値是较小于该参考値之判断而停止其操作。4.如申请专利范围第2项之半导体积体电路,其中该偏压调整电路被组态以反应于该比较器电路关于该连续地相加値是较小于该参考値之判断而阶段地下降该偏压电流,以及其中该控制电路被组态以反应于该连续地相加値是较大于该参考値之判断而停止其操作。5.如申请专利范围第2项之半导体积体电路,其中该偏压调整电路被组态以反应于该比较器电路关于该连续地相加値是较小于该参考値之判断而阶段地下降该偏压电流,并且反应于该比较器电路关于该连续地相加値是较大于该参考値之判断而阶段地上升该偏压电流,其中该控制电路被组态以在该连续地相加値和该参考値之间的差量绝对値是较小于所给予値之情况下停止其操作。6.如申请专利范围第3项之半导体积体电路,其中该复制电路具有一组反相输出和一组非反相输出,其中该减法/积分电路包含:一组运算放大器电路,其具有一组反相输入、一组非反相输入、一组反相输出及一组非反相输出;一组第一积分电容器,其被连接在该运算放大器电路之该反相输入和非反相输出之间;一组第二积分电容器,其被连接在该运算放大器电路之该非反相输入和反相输出之间;一组重置切换电路,其用以重置在该第一和第二积分电容器上面之电荷;第一和第二取样电容器;以及一组切换电路,其利用该复制电路之该反相输出和非反相输出,而分别选择地充电该第一和第二取样电容器或该第二和第一电容器,并且其后,分别地传送在该第一和第二取样电容器上面之电荷至该第一和第二积分电容器。7.如申请专利范围第6项之半导体积体电路,其中该减法/积分电路进一步地包含:一组第一极性改变电路,其用以选择地连接该第一和第二积分电容器之第一端点至该运算放大器电路之分别的该反相和非反相输入端以改变成为一种平行的连接状态,或连接该第一和第二积分电容器之该第一端点至该运算放大器电路之分别的该非反相和反相输入端以改变成为一种交叉连接状态;以及一组第二极性改变电路,其用以选择地连接该第一和第二积分电容器之第二端点至该运算放大器电路之分别的该非反相和反相输出端以改变成为一种平行的连接状态,或连接该该第一和第二积分电容器之第二端点至该运算放大器电路之分别的该反相和非反相输入端以改变成为一种交叉连接状态。8.如申请专利范围第7项之半导体积体电路,其中该控制电路交换地重复用以导致该第一和第二极性改变电路两者成为该平行连接状态的第一周期以及用以导致该第一和第二极性改变电路两者成为该交叉连接状态之第二周期,并且在各该第一和第二周期之该步骤(2)中进行该处理程序一次。9.如申请专利范围第1项之半导体积体电路,其中该调整电路包含一组运算放大器电路。10.如申请专利范围第2项之半导体积体电路,其中该调整电路包含一组运算放大器电路。11.如申请专利范围第3项之半导体积体电路,其中该调整电路包含一组运算放大器电路。12.如申请专利范围第4项之半导体积体电路,其中该调整电路包含一组运算放大器电路。13.如申请专利范围第5项之半导体积体电路,其中该调整电路包含一组运算放大器电路。14.如申请专利范围第6项之半导体积体电路,其中该调整电路包含一组运算放大器电路。15.如申请专利范围第7项之半导体积体电路,其中该调整电路包含一组运算放大器电路。16.如申请专利范围第8项之半导体积体电路,其中该调整电路包含一组运算放大器电路。17.如申请专利范围第9项之半导体积体电路,其中该调整电路进一步地包含一组被连接到该运算放大器电路之输入级之开关电容器电路。18.如申请专利范围第10项之半导体积体电路,其中该调整电路进一步地包含一组被连接到该运算放大器电路之输入级之开关电容器电路。19.如申请专利范围第11项之半导体积体电路,其中该调整电路进一步地包含一组被连接到该运算放大器电路之输入级之开关电容器电路。20.如申请专利范围第12项之半导体积体电路,其中该调整电路进一步地包含一组被连接到该运算放大器电路之输入级之开关电容器电路。图式简单说明:第1图是依据本发明一实施例之一种半导体积体电路的方块图,该半导体积体电路包含一组其转动率是取决于一组偏压电流之调整电路和一组偏压电流自动调整电路;第2图是展示第1图部份结构性范例的方块图;第3图是展示第1图控制电路之控制序列的流程图;第4(A)至4(C)图各展示一组输出电压Vo之波形和第1图之开关P2A和P2B之导通/断路波形的图形;第5(A)至5(C)图展示当分别地利用阶段地上升、阶段地下降和叉分搜寻方法自动地调整一组偏压电流时在偏压电流调整电路输出値之时间上改变的图形;第6图是展示第1图复制电路结构性范例之图形;第7图是展示第1图减法/积分电路结构性范例之图形;第8图是展示被提供至第6和7图开关之参考时脉CLK、控制信号及第2图判断周期信号JCS之时序图;第9图是展示对于包含其转动率是取决于一组偏压电流之调整电路的先前技术半导体积体电路之偏压调整;第10图是展示作为第9图之调整电路的取样及保持电路之图形,其是一组开关电容器电路和一组运算放大器之组合;第11图是展示第10图电路操作之波形图;以及第12图是展示在相同设计基础上在不同制造状况之下调整电路相对于第11图t1和t3之间的时间之输出电压Vo的波形图。 |
