| 发明名称 | 厚膜导体电路及其制造方法 | ||
| 摘要 | 本发明提供一种在距由铜构成的导体的表面深度为5微米的区域上，存在着厚度为0.1～5微米的含锌层，锌原子对铜原子的比率为3～20原子％的厚膜导体电路，此外还提供导体的宽度方向上的截面形状呈矩形，而且在下端两个边缘部分具有圆角R的厚膜导体电路。上述厚膜导体电路采用下述办法制造：作为导电性基板使用已用含锌碱性溶液处理过的铝板的同时，把液体的感光性树脂组合物涂到该导电性基板上，用高能射线对应当形成树脂图形的部分施行暴光，接着，用显影用液体溶解或分散除去该感光性树脂组合物的未暴光部分，在导电性基板上形成所希望的树脂图形之后，边加电压边把导电性基板浸泡到电镀液中，用电解电镀法形成了导体之后，除去导电性基板。 | ||
| 申请公布号 | CN1088319C | 申请公布日期 | 2002.07.24 |
| 申请号 | CN96180394.0 | 申请日期 | 1996.06.27 |
| 申请人 | 旭化成株式会社 | 发明人 | 吉田耕造;酒部健一 |
| 分类号 | H05K1/02;H05K3/00;G03F7/00 | 主分类号 | H05K1/02 |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王以平 |
| 主权项 | 1.一种厚膜导体电路，其特征是：在距由铜构成的导体的表面深度为5微米的区域内，存在着厚度为0.1～5微米的含锌层，锌原子对铜原子的比率为3～20原子％。 | ||
| 地址 | 日本大阪府 | ||