发明名称 Memory matrix word line de-assertion circuit
摘要 <p>Die Erfindung betrifft eine Schaltungsanordnung zum Deaktivieren von Wortleitungen (WL) einer Speichermatrix (1), deren jede eine steuerbare Anschlusseinrichtung (T2) zum Verbinden der betreffenden Wortleitung mit einem gemeinsamen, das Deaktivierungspotential für die Wortleitungen führenden Zuleitungssystem (DL) hat. Die Schaltungsanordnung enthält eine Steuerschaltung (2), die in Ansprache auf einen Deaktivierungsbefehl (DBS) ein die steuerbaren Anschlusseinrichtungen (T2) leitend machendes Deaktivierungs-Steuersignal (DSS) erzeugt. Erfindungsgemäß ist eine wahlweise einschaltbare Reduziereinrichtung (T7-T9, HL) vorgesehen, welche im eingeschalteten Zustand die über die leitend gemachten Anschlusseinrichtungen (T2) fließenden Ströme auf ein derartiges Maß begrenzt, dass der über das Zuleitungssystem (DL) fließende Gesamtstrom einen vorgegebenen Wert nicht überschreitet.</p>
申请公布号 EP1182664(A2) 申请公布日期 2002.02.27
申请号 EP20010116965 申请日期 2001.07.12
申请人 INFINEON TECHNOLOGIES AG 发明人 FISCHER, HELMUT, DR.;SCHNABEL, JOACHIM
分类号 G11C8/00;G11C8/08;(IPC1-7):G11C8/08 主分类号 G11C8/00
代理机构 代理人
主权项
地址