| 主权项 |
1.一种用于处理分支指令之丛集的方法,包括:发出丛集之各分支指令至分离之分支执行模组;并行执行该发出之分支指令以决定各分支指令之目标位址和方向;在执行顺序中辨识分支指令中之第一分支指令,而具有采取之分支方向;以及抑制在丛集中的任何分支指令,该分支指令在执行顺序中跟随辨识之分支指令。2.如申请专利范围第1项之方法,其中N个执行模组中的各模组被指定1至N的优先顺序,而且发出包括在执行顺序中发出分支指令至分支执行模组。3.如申请专利范围第2项之方法,其中辨识分支指令中之第一分支指令,包括辨识在优先顺序中的第一分支执行模组,其中发出之分支指令的方向被采取。4.如申请专利范围第3项之方法,其中只有具有优先顺序N的分支执行模组包含回路分支资源。5.如申请专利范围第1项之方法,尚包括:接收丛集之分支预测资讯;以及将该辨识之第一分支指令与预测之第一采取分支指令比较。6.如申请专利范围第5项之方法,其中比较包括:比较该预测和辨识之第一采取分支;以及将与该辨识之第一采取分支相关的目标位址和预测之目标位址比较。7.如申请专利范围第6项之方法,尚包括:当该预测和辨识之结果一致时,更新架构状态;以及当结果不一致时,重新引导处理前进至相关的目标位址。8.如申请专利范围第1项之方法,其中该分支执行单元被耦合至链结逻辑,该链结逻辑制作优先顺序设计以辨识所采取之在执行顺序中的第一分支指令。9.一种用于并行处理至少一分支指令的系统,该系统包括:多数分支执行单元,各单元能够执行一分支指令;以及链结逻辑,耦合以依据各执行分支指令接收分支分解资讯以及由该接收之分支资讯决定第一执行分支指令。10.如申请专利范围第9项之系统,尚包括分支验证模组以比较分解与预测之资讯,当比较指示不匹配时,并产生一异常以及更新预测之分支资讯。11.如申请专利范围第10项之系统,尚包括异常/确认逻辑,以当指示没有异常时,依据该第一采取分支指令修正架构状态资料。12.如申请专利范围第11项之系统,其中该分支资讯包含目标位址和条件资讯。13.如申请专利范围第12项之系统,其中该分支验证单元在第一级比较预测和实际之条件分解以及在第二级比较预测和目标分解。14.如申请专利范围第13项之系统,其中假使预测之条件分解为〝不采取〞时,该第二级为旁通。15.如申请专利范围第9项之系统,其中多数分支执行单元中之所选择单元包含用于处理复杂分支指令之逻辑,且所有复杂分支指令被排程至该选择之分支执行单元。16.如申请专利范围第15项之系统,其中复杂的分支执行逻辑包含用于执行回路指令和由中断指令回转之逻辑。17.如申请专利范围第9项之系统,其中该验证和执行模组平行运作。18.一种处理器,包括:多数分支执行管线,能够并行执行至少一分支指令以产生该至少一指令中的各指令之分解分支资讯;以及链结逻辑,耦合以接收该分解分支资讯以及由该至少一分支执行管线辨识第一执行分支指令。19.如申请专利范围第18项之处理器,尚包括:一分支预测模组,以提供预测之分支资讯;以及一验证模组,耦合以接收该预测和分解之分支资讯以及当该预测之分支资讯和该分解之分支资讯不一致时,产生重新引导信号。20.如申请专利范围第18项之处理器,尚包括指令解码模组,能够处理包含至少一分支指令的指令束以路由该至少一分支指令中的各分支指令至该多数分支执行管线中的其中之一分支执行管线。21.如申请专利范围第20项之处理器,尚包括:一分支预测模组,以回应该指令束两提供预测之分支资讯;以及一验证模组,耦合为接收该预测和分解之分支资讯以及当该预测之分支资讯和该分解之分支资讯不一致时,产生重新引导信号。22.如申请专利范围第21项之处理器,其中只有该多数分支执行管线中的一个分支执行管线包含一回路模组以处理回路分支指令而该指令解码模组路由该回路分支指令至该个分支执行管线。23.如申请专利范围第19项之处理器,尚包括一指令解码模组,能够处理包含至少一分支指令的指令束以及依据其执行顺序而指定该至少一分支指令至该至少一分支执行管线。24.如申请专利范围第23项之处理器,其中该链结逻辑由被分解采取之执行顺序中的至少一分支指令之第一指令辨识为第一采取分支。25.一种系统,用于并行处理至少一分支指令,该系统包括:用于并行执行多数分支指令之装置;以及用于处理分解之分支资讯的装置,该处理装置依据执行之分支资讯处理分解之分支资讯以由该分解之分支资讯决定第一执行之分支资讯。26.如申请专利范围第25项之系统,其中该执行装置包含指示并行执行之多数分支指令的执行顺序之装置。27.如申请专利范围第25项之系统,其中该执行装置包含多数平行分支执行管线且该指示装置指定分支指令至预定顺序中的分支执行管线。28.如申请专利范围第27项之系统,其中该指示装置为一解码器模组,依据分支指令之执行顺序路由分支指令至分支执行管线。29.如申请专利范围第25项之系统,尚包括用于藉由比较该分解之分支资讯与预测之分支资讯而验证该第一执行之分支指令的装置。30.如申请专利范围第26项之系统,其中该验证装置包含平行运作之目标位址验证装置和条件验证装置。图式简单说明:第一图为处理器管线其中之一具体实施例的方块图,包含知本发明之分支处理系统;第二图为如本发明分支处理系统其中之一具体实施例的方块图;第三图为解释第二图之分支执行管线之一具体实施例的方块图;第四图为解释第三图之位址和回转管线之一具体实施例的方块图;第五图为解释第三图之回路管线之一具体实施例的方块图;第六图A和第六图B为解释第二图之链结逻辑之一具体实施例的方块图;第七图为第二图之验证模组之一具体实施例的方块图;第八图为适合于传递丛集分支指令至第一图之处理器管线的指令束之表示法;第九图为解释第一图之解码模组之一具体实施例的方块图;以及第十图为解释如本发明用于并行处理丛集分支指令之方法的流程图。 |
