| 主权项 |
1.一种记忆体控制电路,其包含:一状态控制单元,用以根据由一控制讯号所选择的一读取模式及一写入模式来完成一般控制操作,其系介于一个32位元PCI滙流排与一个8位元BIOS记忆体间;一位址控制单元,用以从该PCI滙流排接收输入32位元位址/资料讯号及4位元命令/位元组致能讯号,且之后依序增加该等位址;一写入缓冲器,用以暂时地储存将要写入该BIOS记忆体中的资料;一写入缓冲器控制单元,用以从储存在该写入缓冲器中的资料选择将要写入该BIOS记忆体中的资料;一读取缓冲器,用以暂时地储存从该BIOS记忆体读取的资料;以及一读取缓冲器控制单元,用以控制该读取缓冲器的操作。2.如申请专利范围第1项之记忆体控制电路,其中,该位址控制单元从一个32位元的位址开始依序地增加该BIOS记忆体的存取位址四次,其是由该4位元命令讯号所存取。3.如申请专利范围第1项之记忆体控制电路,其中,该等写入及读取缓冲器是由各用以储存8位元的四个模组形成。4.一种记忆体控制电路,用以允许在n位元滙流排及m位元记忆体间传送资料,其中n是大于m的一整数,其包含:一缓冲器单元,分别地从该n位元滙流排与m位元滙流排储存n位元资料与m位元资料在指定数目的资料模组中;一控制该缓冲器单元操作的缓冲器控制单元;以及一控制单元,用以根据由一控制讯号所选择的一读取状态及一写入状态完成控制操作,使得n位元资料与m位元资在该m位元记忆体与该n位元滙流排间传送。5.如申请专利范围第4项之记忆体控制电路,其中:该缓冲器单元包含一写入缓冲器,用以储存从该n位元滙流排所接收的n位元资料于指定数目的资料模组中;该缓冲器控制单元包含一写入缓冲器控制单元,其从储存在该写入缓冲器中的资料选择将要被写入该m位元记忆体中的资料模组;以及该控制单元包括一位址控制单元,其把一存取位址依序地增加该指定数目,使得指定数目的资料模组在该n位元滙流排与m位元记忆体间传送。6.如申请专利范围第4项之记忆体控制电路,其中:该缓冲器单元包含一读取缓冲器,用以储存该规定数目的资料模组;该缓冲器控制单元包含一读取缓冲器控制单元,其从该读取缓冲器选择将要被读取的资料模组;以及该控制单元包括一位址控制单元,其把一存取位址依序地增加该指定数目,使得指定数目的资料模组被传送到该m位元滙流排。7.如申请专利范围第4项之记忆体控制电路,其中,n等于32位元且m等于8位元。图式简单说明:第一图是一种相关技艺的记忆体控制电路之方块图;第二图A-第二图B显示在第一图中的该电路中资料读取操作的执行;第三图是关于本发明一种记忆体控制电路之方块图;以及第四图A-第四图D显示在第三图中的该电路中资料写入/读取操作的执行。 |
