| 主权项 |
1.一种半导体基板之制造方法,其特征为:(a)表面由矽所构成之基板上形成SiGe层;(b)又在该上形成半导体层;(c)于为元件分离形成领域之基板上的领域中之SiGe层内注入离子,进行热处理,在工程(c)之离子注入前,在为元件分离形成领域之领域上,形成底部位于SiGe层之沟,并对在该沟底部进行工程(c)之离子注入。2.如申请专利范围第1项之半导体基板之制造方法,其中,将工程(c)之离子注入,由氢、惰性气体、以及2族至5族元素所形成之群所选择出离子而以11015cm-2之剂量来进行。3.如申请专利范围第2项之半导体基板之制造方法,其中,离子系为矽离子、锗离子或是砷离子。4.如申请专利范围第1项之半导体基板之制造方法,其中,将SiGe层形成10~50atom%之Ge浓度、50nm~500nm之膜厚。5.如申请专利范围第1项之半导体基板之制造方法,其中,半导体层是Si、C添加Si或是比SiGe层Ge浓度还低的SiGe层。6.如申请专利范围第1项之半导体基板之制造方法,其中,半导体基板为被使用在MOS电晶体。7.一种半导体基板之制造方法,其特征为:由(a)在表面由矽所构成之基板上形成SiGe层;(b)又在该上形成半导体层;(c)于为元件分离形成领域之基板上的领域中之SiGe层内注入从氢、惰性气体以及2-5族元素所构成之群中被选择出之离子,并进行热处理;(d)将从氢、惰性气体以及4族元素所构成之群中被选择出之离子注入基板内,进行热处理之工程所构成,该些工程是依照工程(a)、工程(d)、工程(b)、工程(c)或是工程(a)、工程(b)、工程(d)、工程(c)之顺序来实施,在工程(c)之离子注入前,于为元件分离形成领域之领域上,形成底部位于SiGe层之沟,并对该沟底部进行工程(c)之离子注入。8.如申请专利范围第7项之半导体基板之制造方法,其中,将工程(c)之离子注入,以11015cm-2之剂量来进行。9.如申请专利范围第8项之半导体基板之制造方法,其中,离子系为矽离子、锗离子或是砷离子。10.如申请专利范围第7项之半导体基板之制造方法,其中,将工程(d)之离子注入由氢、惰性气体以21016cm-2以下之剂量来进行。11.如申请专利范围第10项之半导体基板之制造方法,其中,离子系为氢离子、氦离子、氖离子、矽离子、碳离子、或是锗离子。12.如申请专利范围第7项之半导体基板之制造方法,其中,工程(d)之离子注入系藉由调整加速能量,使得SiGe层/基板界面之矽基板侧达到注入峰値。13.如申请专利范围第7项之半导体基板之制造方法,其中,工程(d)之离子注入系藉由调整加速能量,使得由SiGe层基板间之界面至基板侧达到20nm以上深的位置。14.如申请专利范围第7项之半导体基板之制造方法,其中,以比SiGe于完全缓和还少的量,来执行工程(d)之离子注入。15.如申请专利范围第7项之半导体基板之制造方法,其中,将SiGe层形成10~50atom%之Ge浓度、50nm~500nm之膜厚。16.如申请专利范围第7项之半导体基板之制造方法,其中,半导体层是Si、C添加Si或是比SiGe层Ge浓度还低的SiGe层。17.如申请专利范围第7项之半导体基板之制造方法,其中,半导体基板为被使用在MOS电晶体。18.一种半导体基板之制造方法,其特征为:由(a)在表面由矽所构成之基板上形成SIGe层;(b)又在该上形成半导体层;(c)做成元件分离形成领域之基板上的领域中之SiGe层内注入离子,进行热处理;(d′)在基板内形成微空腔而注入离子,进行热处理之工程所构成,该些工程是依照工程(a)、工程(d′)、工程(b)、工程(c)或是工程(a)、工程(b)、工程(d′)、工程(c)之顺序来实施,之后在工程(c)之离子注入之前,于为元件分离形成领域之领域上,形成底部位于SiGe层之沟,于工程(c)中,对该沟底部执行Si离子注入。图式简单说明:第1a图至第1e图系用以说明本发明之半导体基板之制造方法之实施例的局部概略断面工程图。第2图系使用有藉由第1a图至第1e图之方法所获得之半导体基板之半导体装置之局部概略断面图。第3a图至第3e图系用以说明习知之半导体装置之制造方法的局部概略断面工程图。 |
