基于保护门替代电路的SET加固结构

摘要

本发明公开了一种基于保护门替代电路的SET加固结构，具体的，保护门替代电路采用双信号进行传输，当单个节点受到攻击时，不会影响另一个节点的信号；当两个信号同时为未受攻击的信号时，可以同时进入到加固寄存器，起到相应的加载作用；当一个信号受到攻击另一个未受到攻击时，由于两个信号不同，不能起到相应的加载作用，这样产生的SET不能加载给后面的加固寄存器；在本发明提出的保护门替代电路和现有的加固寄存器的基础上，提出了针对寄存器时钟网络的加固结构和针对寄存器复位网络的加固结构，保护门电路在受到离子攻击时不会把产生的SET传递给后面的加固寄存器转化为SEU。

主权项

针对寄存器时钟网络的SET加固结构，其特征在于，包括一个延迟单元、两个保护门替代电路和两个加固锁存器；所述保护门替代电路，具体包括：四个NMOS管25、26、27、28和四个PMOS管21、22、23、24，具体连接关系如下：PMOS管21的漏极、NMOS管25的漏极、PMOS管22的栅极和NMOS管28的栅极连接在一起作为所述保护门替代电路的第一输入端；PMOS管23的漏极、NMOS管27的漏极、PMOS管24的栅极和NMOS管26的栅极连接在一起作为所述保护门替代电路的第二输入端；PMOS管22的漏极、NMOS管26的漏极、PMOS管23的栅极和NMOS管25的栅极连接在一起作为所述保护门替代电路的第一输出端；PMOS管24的漏极、NMOS管28的漏极、PMOS管21的栅极和NMOS管27的栅极连接在一起作为所述保护门替代电路的第二输出端；所述SET加固结构的具体连接关系如下：时钟信号作为输入分别输入到延迟单元的输入端和第一保护门替代电路的第一输入端；延迟单元的输出作为输入输入到第一保护门替代电路的第二输入端；第一保护门替代电路的第一输出分别输入到第二保护门替代电路的第一输入端和第一加固锁存器的第一时钟输入端；第一保护门替代电路的第二输出分别输入到第二保护门替代电路的第二输入端和第一加固锁存器的第二时钟输入端；第二保护门替代电路的第一输出端输出作为输入输入到第二加固锁存器的第一时钟输入端；第二保护门替代电路的第二输出端输出作为输入输入到第二加固锁存器的第二时钟输入端；外部的输入数据作为输入输入到第二加固锁存器的两个输入端；第二加固锁存器的两个输出分别输入到第一加固锁存器的两个输入端。