一种无运放的低输出电压高电源抑制比带隙基准源电路

摘要

本发明提出一种无运放的低输出电压高电源抑制比带隙基准源电路，包括基准电流产生电路和输出电路，其中，所述基准电流产生电路的三个分支分别包括串联的两个PMOS管；所述电路还包括偏置电路，所述偏置电路包括串联的第一偏置PMOS管、第二偏置PMOS管和偏置NMOS管，两个偏置PMOS管与基准电流产生电路中的PMOS管并联；所述输出电路包括串联的第一电阻和第二电阻、串联的第零三极管和第一三极管。本发明增加了偏置电路，保证基准电流产生电路中NMOS管漏极电压保持一致，不会随电源电压的变化使得电路的基准电流变化，提高了输出电压对于电源变化的抑制能力。

主权项

一种无运放的低输出电压高电源抑制比带隙基准源电路，包括基准电流产生电路和输出电路，其特征在于：所述基准电流产生电路的三个分支分别包括串联的两个PMOS管；所述电路还包括偏置电路，所述偏置电路包括串联的第一偏置PMOS管、第二偏置PMOS管和偏置NMOS管，两个偏置PMOS管与基准电流产生电路中的PMOS管并联；第二偏置PMOS管的漏极与所述偏置NMOS管漏极相连；所述偏置NMOS管的栅极与基准电流产生电路中第一NMOS管的漏极连接，所述偏置NMOS管的源极与基准电流产生电路中第二NMOS管的源极连接；所述第二NMOS管的漏极和栅极相连；所述输出电路包括串联的第一电阻和第二电阻、串联的第零三极管和第一三极管，所述第一电阻两端分别连接第零三极管和第一三极管的基极，所述第二电阻两端分别连接第零三极管的基极与发射极，所述第一三极管的基极与集电极相连，所述第一三极管的发射极与所述第零三极管的集电极相连，且连接点作为电压输出端。