发明名称 |
一种增强应力记忆效应的栅多晶硅刻蚀方法 |
摘要 |
本发明一般涉及一种半导体制备技术领域,更确切的说,本发明涉及一种增强应力记忆效应(SMT)的栅多晶硅刻蚀方法。本发明正是基于在不过多的改变已有制程工序的前提下,通过在栅极的制备工艺步骤中,改进多晶硅栅极的刻蚀工艺方法,形成倒梯形的多晶硅结构,以使SMT退火之后,侧墙会对多晶硅栅倒梯形的两侧斜边产生较强的张应力以传导到NMOS器件沟道内,形成更大的压应力,从而提高NMOS器件电子迁移率,增强了SMT对NMOS的作用,提高了NMOS器件性能。 |
申请公布号 |
CN102420119B |
申请公布日期 |
2013.06.26 |
申请号 |
CN201110110368.X |
申请日期 |
2011.04.29 |
申请人 |
上海华力微电子有限公司 |
发明人 |
俞柳江;李全波 |
分类号 |
H01L21/3065(2006.01)I;H01L21/28(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L21/3065(2006.01)I |
代理机构 |
上海新天专利代理有限公司 31213 |
代理人 |
王敏杰 |
主权项 |
一种增强应力记忆效应的栅多晶硅刻蚀方法,其特征在于,包括以下步骤:在一半导体器件衬底所包含的栅氧化物层上沉积一多晶硅层;利用一辅助介质层进行光刻工艺以在所述多晶硅层上形成栅极图案,其中,栅极图案作为掩膜;以及进行第一步多晶硅栅刻蚀工艺,在多晶硅层厚度上部分刻蚀所述多晶硅层,形成一近乎垂直的顶部栅极和位于栅氧化物层上所述多晶硅层的未被刻蚀掉部分形成一多晶硅保留层;进行第二步多晶硅栅刻蚀工艺,继续在多晶硅层厚度上进行部分刻蚀,同时进行侧向刻蚀,刻蚀至即将接触到栅极氧化物为止,形成一上宽下窄的倒梯形上部栅极,所述多晶硅保留层被部分刻蚀;进行第三步刻蚀工艺,完全刻蚀掉所述多晶硅保留层并形成位于所述倒梯形上部栅极下方的一上宽下窄的倒梯形下部栅极,同时所述倒梯形上部栅极和所述倒梯形下部栅极构成一完整的上宽下窄倒梯形结构;其中,所述倒梯形上部栅极和所述倒梯形下部栅极共同构成所述半导体器件的栅极;在器件源漏注入之后,进行应力记忆效应工艺步骤,首先沉积一层保护膜,紧接着进行源漏退火工艺,之后,刻蚀掉所述保护膜,继续完成半导体器件制备工艺;所述半导体器件衬底为一金属氧化物半导体NMOS器件衬底。 |
地址 |
201210 上海市浦东新区张江高科技园区高斯路568号 |