| 发明名称 | 集成电路的封环结构 | ||
| 摘要 | 本发明提供集成电路的多种封环结构，其中一种封环结构包括：封环，沿着集成电路的周边排列，其中，封环至少包括第一部分和第二部分，第二部分位于模拟和/或射频电路块的外侧，且第二部分将模拟和/或射频电路块进行屏蔽；P+区域，形成于P型衬底中，P+区域位于第二部分之下；以及浅沟隔离结构，围绕着P+区域并横向延伸至第二部分的导电环壁的底部。本发明提供的集成电路的封环结构能减少衬底的噪声耦合。 | ||
| 申请公布号 | CN101593737B | 申请公布日期 | 2012.04.04 |
| 申请号 | CN200910136291.6 | 申请日期 | 2009.05.05 |
| 申请人 | 联发科技股份有限公司 | 发明人 | 李东兴;张添昌;钟元鸿 |
| 分类号 | H01L23/31(2006.01)I;H01L23/552(2006.01)I | 主分类号 | H01L23/31(2006.01)I |
| 代理机构 | 北京万慧达知识产权代理有限公司 11111 | 代理人 | 葛强;张一军 |
| 主权项 | 一种集成电路的封环结构，其特征在于，该封环结构包括：封环，沿着该集成电路的周边排列，其中，该封环至少包括第一部分和第二部分，该第二部分位于模拟和/或射频电路块的外侧，且该第二部分将该模拟和/或射频电路块进行屏蔽，其中，该第二部分的导电环壁包括堆叠的硅层、金属层或接触/通孔层；P+区域，形成于P型衬底中，该P+区域位于该第二部分之下；以及浅沟隔离结构，围绕该P+区域并横向延伸至该第二部分的导电环壁的该硅层的底部。 | ||
| 地址 | 中国台湾新竹市新竹科学工业园区笃行一路一号 | ||