| 发明名称 | 一种增强型高电子迁移率晶体管结构及其制作方法 | ||
| 摘要 | 本发明涉及半导体器件技术领域，公开了一种调制掺杂增强型高电子迁移率晶体管结构，该增强型高电子迁移率晶体管结构由下至上依次包括：衬底、GaAs/AlAs超晶格层、GaAs量子阱层、Al0.3Ga0.7As层、AlxGa1-xAs层(x线性从0.3减至0.1)、Al0.1Ga0.9As层、GaAs层、源漏电极以及栅电极。本发明还公开了一种增强型高电子迁移率晶体管的制作方法。利用本发明，降低了HEMT器件的功耗，简化了制作工艺，降低了制作成本。 | ||
| 申请公布号 | CN101764152B | 申请公布日期 | 2011.06.01 |
| 申请号 | CN200810240933.2 | 申请日期 | 2008.12.24 |
| 申请人 | 中国科学院半导体研究所 | 发明人 | 谈笑天;郑厚植 |
| 分类号 | H01L29/778(2006.01)I;H01L29/06(2006.01)I;H01L21/335(2006.01)I | 主分类号 | H01L29/778(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 周国城 |
| 主权项 | 一种增强型高电子迁移率晶体管结构，其特征在于，该结构包括：衬底；在衬底上外延生长的20个周期的GaAs/AlAs超晶格层，GaAs的厚度为10nm，AlAs的厚度为10nm；在GaAs/AlAs超晶格层上外延生长的厚度为60nm的GaAs量子阱层；在GaAs量子阱层上外延生长的厚度为10nm的Al0.3Ga0.7As层；在Al0.3Ga0.7As层上外延生长的厚度为5nm的AlxGa1‑xAs层，x线性从0.3减至0.1；在AlxGa1‑xAs层上外延生长的厚度为10nm的Al0.1Ga0.9As层，在Al0.1Ga0.9As层中面掺杂Si原子，面密度为2.0e11cm‑2；在面掺杂Si原子的Al0.1Ga0.9As层上外延生长的厚度为40nm的Al0.1Ga0.9As层，并在Al0.1Ga0.9As层中面掺杂Si原子，面密度为2.0e11cm‑2；在面掺杂Si原子的Al0.1Ga0.9As层上外延生长的厚度为20nm的Al0.1Ga0.9As层；在Al0.1Ga0.9As层上外延生长的厚度为20nm的GaAs层；在GaAs层上通过光刻、淀积金属和退火处理制得的源漏电极；以及在制作源漏电极后的GaAs层上制作的栅电极。 | ||
| 地址 | 100083 北京市海淀区清华东路甲35号 | ||