存储器件的页面缓冲器电路及编程方法

摘要

一种存储器件的页面缓冲器电路，所述存储器件包括与至少位线对相连的多个多级单元(MLC)，页面缓冲器电路包括最高有效位(MSB)锁存器、最低有效位(LSB)锁存器、数据I/O电路、反相输出电路、MSB校验电路和LSB校验电路。MSB锁存器配置成响应于控制信号来对感测节点的电压进行感测，并存储高感测数据，且输出反相的高感测数据，或者存储输入数据并输出反相的输入数据。LSB锁存器响应于所述控制信号来对感测节点的电压进行感测，并存储和输出低感测数据，或者存储和输出通过MSB锁存器接收的输入数据。数据I/O电路连接至MSB锁存器和数据I/O线，并配置成执行感测数据的输入和输出或编程数据的输入和输出。

主权项

一种存储器件的页面缓冲器电路，所述存储器件包括与至少位线对相连的多个多级单元(MLC)，所述页面缓冲器电路包括：最高有效位(MSB)锁存器电路，配置成响应于控制信号来对感测节点的电压进行感测，并存储高感测数据，所述MSB锁存器电路被配置成输出反相的高感测数据，或者存储输入数据并输出反相的输入数据；最低有效位(LSB)锁存器电路，配置成响应于所述控制信号来对所述感测节点的电压进行感测，所述LSB锁存器电路被配置成存储和输出低感测数据，或者存储和输出通过所述MSB锁存器电路接收的输入数据；数据I/O电路，其耦合至所述MSB锁存器电路和数据I/O线，所述数据I/O电路被配置成执行感测数据的输入和输出或编程数据的输入和输出；反相输出电路，配置成将所述LSB锁存器电路中存储的数据反相，所述反相输出电路被配置成将反相的数据输出至所述MSB锁存器电路；MSB校验电路，配置成响应于所述MSB锁存器电路中存储的数据而输出校验信号；及LSB校验电路，配置成响应于所述LSB锁存器电路中存储的数据而输出校验信号，其中所述MSB锁存器电路包括：MSB锁存器，配置成锁存来自数据输入电路的MSB数据并把该MSB数据输出到感测节点，或者锁存来自数据输入电路的LSB数据并把该LSB数据输出至LSB锁存器电路；第一晶体管，配置成把输入数据传递到MSB锁存器中，或者配置成把MSB锁存器的一个节点经由MSB感测电路连接到接地节点；以及第二晶体管，配置成把输入数据传递到MSB锁存器中，或者配置成把MSB锁存器的另一节点经由所述MSB感测电路连接到所述接地节点，其中第一晶体管和第二晶体管交替导通。