快闪记忆体晶片堆叠结构

摘要

一种快闪记忆体晶片堆叠结构，包含一控制单元；以及多数相互堆叠之晶粒，各晶粒两面上系分别设有相互导通之电源接脚、接地接脚、输入/出接脚、选择接脚及待命/忙碌接脚，各电源、接地及输入/出接脚系并联后与控制单元连接，而各选择接脚及待命/忙碌接脚系分别直接与控制单元连接，且选择接脚及待命/忙碌接脚间分别连接有导线部，可于各晶粒布局时依不同层叠将所需之导线部加以断开；另亦可于各选择接脚及待命/忙碌接脚间分别连接有断线部，可于布局将所需之断线部加以连接。藉此，可使各晶粒达到易于进行线路布局、易于生产管理、降低制作成本及符合客制化需求之功效。

主权项

一种快闪记忆体晶片堆叠结构，其包括：一控制单元；以及多数晶粒，系相互堆叠，且各晶粒两面上系分别设有多数相互导通之电源接脚、接地接脚、输入/出接脚、选择接脚及待命/忙碌接脚，各电源接脚、接地接脚及输入/出接脚系相互并联后与控制单元连接，而各选择接脚及待命/忙碌接脚系分别直接与控制单元连接，且选择接脚及待命/忙碌接脚之间系分别连接有导线部，可于各晶粒布局时依不同层叠将所需之导线部加以断开。